ZSWR4_CLK_X16
div = ZSWR4_CLK_X16;
div = ZSWR4_CLK_X16;
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB, /* 4: TX/RX misc params */
zs_write_reg(dev, 4, ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP);
cs->cs_preg[4] = ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_PARENB;
__REG_WR(4, ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_PARENB);
__REG_WR(4, ZSWR4_CLK_X16 | ZSWR4_ONESB);
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZS_WRITE_REG(zs, 4, ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP);
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
tc1 = ZSWR4_CLK_X16;
cs->cs_preg[4] = ZSWR4_CLK_X16;
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
tc1 = ZSWR4_CLK_X16;
cs->cs_preg[4] = ZSWR4_CLK_X16;
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB,
ZSWR4_CLK_X16 | ZSWR4_ONESB,
zs_write_reg(dev, 4, ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP);
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
cs->cs_preg[4] = ZSWR4_CLK_X16 | ZSWR4_TWOSB;
ZSWR4_CLK_X16 | ZSWR4_ONESB | ZSWR4_EVENP,
zscn_cs.cs_preg[4] = ZSWR4_CLK_X16 | ZSWR4_ONESB; /* XXX */
ZSWR4_CLK_X16 | ZSWR4_ONESB,