Symbol: tegra_reg_set_clear
sys/arch/arm/nvidia/tegra124_car.c
1089
tegra_reg_set_clear(bst, bsh, CAR_PLLX_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
1112
tegra_reg_set_clear(bst, bsh, tpll->base_reg,
sys/arch/arm/nvidia/tegra124_car.c
1155
tegra_reg_set_clear(bst, bsh, CAR_PLLD2_BASE_REG,
sys/arch/arm/nvidia/tegra124_car.c
1160
tegra_reg_set_clear(bst, bsh, CAR_PLLD2_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
1164
tegra_reg_set_clear(bst, bsh, CAR_PLLD2_BASE_REG,
sys/arch/arm/nvidia/tegra124_car.c
1314
tegra_reg_set_clear(bst, bsh, CAR_SATA_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra124_car.c
1390
tegra_reg_set_clear(bst, bsh, CAR_SATA_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra124_car.c
836
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
sys/arch/arm/nvidia/tegra124_car.c
845
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
sys/arch/arm/nvidia/tegra124_car.c
851
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
sys/arch/arm/nvidia/tegra124_car.c
869
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
875
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
877
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_BASE_REG,
sys/arch/arm/nvidia/tegra124_car.c
879
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
887
tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
889
tegra_reg_set_clear(bst, bsh, CAR_PLLE_BASE_REG,
sys/arch/arm/nvidia/tegra124_car.c
891
tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG,
sys/arch/arm/nvidia/tegra124_car.c
899
tegra_reg_set_clear(bst, bsh, CAR_CLKSRC_XUSB_SS_REG,
sys/arch/arm/nvidia/tegra124_car.c
910
tegra_reg_set_clear(bst, bsh, CAR_RST_SOURCE_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
122
tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_USB3_PAD_MUX_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
128
tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_MISC_PAD_S0_CTL1_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
132
tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_PLL_S0_CTL1_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
136
tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_PLL_S0_CTL1_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
138
tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_PLL_S0_CTL1_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
216
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_BIAS_PAD_CTL0_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
223
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra124_xusbpad.c
237
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra124_xusbpad.c
251
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra124_xusbpad.c
266
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra124_xusbpad.c
277
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra124_xusbpad.c
288
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra124_xusbpad.c
301
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD0_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD);
sys/arch/arm/nvidia/tegra124_xusbpad.c
302
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD1_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD);
sys/arch/arm/nvidia/tegra124_xusbpad.c
303
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD2_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD);
sys/arch/arm/nvidia/tegra124_xusbpad.c
304
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD0_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD2);
sys/arch/arm/nvidia/tegra124_xusbpad.c
305
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD1_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD2);
sys/arch/arm/nvidia/tegra124_xusbpad.c
306
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD2_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD2);
sys/arch/arm/nvidia/tegra124_xusbpad.c
307
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD0_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD_ZI);
sys/arch/arm/nvidia/tegra124_xusbpad.c
308
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD1_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD_ZI);
sys/arch/arm/nvidia/tegra124_xusbpad.c
309
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD2_CTL0_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL0_PD_ZI);
sys/arch/arm/nvidia/tegra124_xusbpad.c
310
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD0_CTL1_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL1_PD_DR);
sys/arch/arm/nvidia/tegra124_xusbpad.c
311
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD1_CTL1_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL1_PD_DR);
sys/arch/arm/nvidia/tegra124_xusbpad.c
312
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_OTG_PAD2_CTL1_REG, 0, XUSB_PADCTL_USB2_OTG_PAD_CTL1_PD_DR);
sys/arch/arm/nvidia/tegra124_xusbpad.c
313
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_BIAS_PAD_CTL0_REG, 0, XUSB_PADCTL_USB2_BIAS_PAD_CTL0_PD);
sys/arch/arm/nvidia/tegra124_xusbpad.c
314
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_BIAS_PAD_CTL0_REG, 0, XUSB_PADCTL_USB2_BIAS_PAD_CTL0_PD_TRK);
sys/arch/arm/nvidia/tegra124_xusbpad.c
316
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_ELPG_PROGRAM_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
318
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_ELPG_PROGRAM_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
320
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_ELPG_PROGRAM_REG,
sys/arch/arm/nvidia/tegra124_xusbpad.c
324
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_ELPG_PROGRAM_REG, 0,
sys/arch/arm/nvidia/tegra124_xusbpad.c
327
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_ELPG_PROGRAM_REG, 0,
sys/arch/arm/nvidia/tegra124_xusbpad.c
330
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_ELPG_PROGRAM_REG, 0,
sys/arch/arm/nvidia/tegra124_xusbpad.c
334
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_OC_DET_REG, 0,
sys/arch/arm/nvidia/tegra124_xusbpad.c
342
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_OC_DET_REG,
sys/arch/arm/nvidia/tegra210_car.c
1001
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_BASE_REG,
sys/arch/arm/nvidia/tegra210_car.c
1011
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, 0, CAR_PLLE_AUX_REF_SEL_PLLREFE);
sys/arch/arm/nvidia/tegra210_car.c
1012
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, 0, CAR_PLLE_AUX_REF_SRC);
sys/arch/arm/nvidia/tegra210_car.c
1013
tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG, 0, CAR_PLLE_MISC_IDDQ_OVERRIDE);
sys/arch/arm/nvidia/tegra210_car.c
1015
tegra_reg_set_clear(bst, bsh, CAR_PLLE_BASE_REG,
sys/arch/arm/nvidia/tegra210_car.c
1022
tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG,
sys/arch/arm/nvidia/tegra210_car.c
1025
tegra_reg_set_clear(bst, bsh, CAR_PLLE_BASE_REG, CAR_PLLE_BASE_ENABLE, 0);
sys/arch/arm/nvidia/tegra210_car.c
1030
tegra_reg_set_clear(bst, bsh, CAR_PLLE_SS_CNTL_REG,
sys/arch/arm/nvidia/tegra210_car.c
1042
tegra_reg_set_clear(bst, bsh, CAR_PLLE_SS_CNTL_REG, 0, CAR_PLLE_SS_CNTL_INTERP_RESET);
sys/arch/arm/nvidia/tegra210_car.c
1043
tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG, 0, CAR_PLLE_MISC_IDDQ_SWCTL);
sys/arch/arm/nvidia/tegra210_car.c
1044
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, 0, CAR_PLLE_AUX_SS_SWCTL);
sys/arch/arm/nvidia/tegra210_car.c
1045
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, 0, CAR_PLLE_AUX_ENABLE_SWCTL);
sys/arch/arm/nvidia/tegra210_car.c
1046
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, CAR_PLLE_AUX_SS_SEQ_INCLUDE, 0);
sys/arch/arm/nvidia/tegra210_car.c
1047
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, CAR_PLLE_AUX_USE_LOCKDET, 0);
sys/arch/arm/nvidia/tegra210_car.c
1049
tegra_reg_set_clear(bst, bsh, CAR_PLLE_AUX_REG, CAR_PLLE_AUX_SEQ_ENABLE, 0);
sys/arch/arm/nvidia/tegra210_car.c
1062
tegra_reg_set_clear(bst, bsh, CAR_RST_SOURCE_REG,
sys/arch/arm/nvidia/tegra210_car.c
1217
tegra_reg_set_clear(bst, bsh, CAR_PLLX_MISC_REG,
sys/arch/arm/nvidia/tegra210_car.c
1240
tegra_reg_set_clear(bst, bsh, tpll->base_reg,
sys/arch/arm/nvidia/tegra210_car.c
1681
tegra_reg_set_clear(bst, bsh, CAR_XUSBIO_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
1685
tegra_reg_set_clear(bst, bsh, CAR_XUSBIO_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
1700
tegra_reg_set_clear(bst, bsh, CAR_XUSBIO_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
1713
tegra_reg_set_clear(bst, bsh, CAR_SATA_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
1716
tegra_reg_set_clear(bst, bsh, CAR_SATA_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
1731
tegra_reg_set_clear(bst, bsh, CAR_SATA_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
876
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG3_REG,
sys/arch/arm/nvidia/tegra210_car.c
878
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG3_REG,
sys/arch/arm/nvidia/tegra210_car.c
880
tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
884
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
sys/arch/arm/nvidia/tegra210_car.c
886
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
sys/arch/arm/nvidia/tegra210_car.c
888
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
sys/arch/arm/nvidia/tegra210_car.c
890
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
sys/arch/arm/nvidia/tegra210_car.c
892
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
sys/arch/arm/nvidia/tegra210_car.c
907
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
sys/arch/arm/nvidia/tegra210_car.c
918
tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG, 0,
sys/arch/arm/nvidia/tegra210_car.c
920
tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
922
tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
924
tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
926
tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
928
tegra_reg_set_clear(bst, bsh, CLK_RST_CONTROLLER_XUSB_PLL_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
931
tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
945
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, CAR_PLLU_BASE_OVERRIDE, 0);
sys/arch/arm/nvidia/tegra210_car.c
946
tegra_reg_set_clear(bst, bsh, CAR_PLLU_MISC_REG, CAR_PLLU_MISC_IDDQ, 0);
sys/arch/arm/nvidia/tegra210_car.c
947
tegra_reg_set_clear(bst, bsh, CAR_PLLU_MISC_REG, 0, CAR_PLLU_MISC_IDDQ);
sys/arch/arm/nvidia/tegra210_car.c
948
tegra_reg_set_clear(bst, bsh, CAR_PLLU_OUTA_REG, 0, CAR_PLLU_OUTA_OUT1_RSTN);
sys/arch/arm/nvidia/tegra210_car.c
949
tegra_reg_set_clear(bst, bsh, CAR_PLLU_OUTA_REG, 0, CAR_PLLU_OUTA_OUT2_RSTN);
sys/arch/arm/nvidia/tegra210_car.c
951
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG,
sys/arch/arm/nvidia/tegra210_car.c
956
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, CAR_PLLU_BASE_ENABLE, 0);
sys/arch/arm/nvidia/tegra210_car.c
961
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, CAR_PLLU_BASE_CLKENABLE_ICUSB, 0);
sys/arch/arm/nvidia/tegra210_car.c
962
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, CAR_PLLU_BASE_CLKENABLE_HSIC, 0);
sys/arch/arm/nvidia/tegra210_car.c
963
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, CAR_PLLU_BASE_CLKENABLE_USB, 0);
sys/arch/arm/nvidia/tegra210_car.c
964
tegra_reg_set_clear(bst, bsh, CAR_PLLU_OUTA_REG, CAR_PLLU_OUTA_OUT1_RSTN, 0);
sys/arch/arm/nvidia/tegra210_car.c
965
tegra_reg_set_clear(bst, bsh, CAR_PLLU_OUTA_REG, CAR_PLLU_OUTA_OUT2_RSTN, 0);
sys/arch/arm/nvidia/tegra210_car.c
971
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, 0, CAR_PLLU_BASE_OVERRIDE);
sys/arch/arm/nvidia/tegra210_car.c
972
tegra_reg_set_clear(bst, bsh, CLK_RST_CONTROLLER_PLLU_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
978
tegra_reg_set_clear(bst, bsh, CLK_RST_CONTROLLER_XUSB_PLL_CFG0_REG, 0,
sys/arch/arm/nvidia/tegra210_car.c
981
tegra_reg_set_clear(bst, bsh, CLK_RST_CONTROLLER_PLLU_HW_PWRDN_CFG0_REG,
sys/arch/arm/nvidia/tegra210_car.c
984
tegra_reg_set_clear(bst, bsh, CAR_PLLU_BASE_REG, 0, CAR_PLLU_BASE_CLKENABLE_USB);
sys/arch/arm/nvidia/tegra210_car.c
989
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
sys/arch/arm/nvidia/tegra210_car.c
992
tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_BASE_REG,
sys/arch/arm/nvidia/tegra210_xusbpad.c
223
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_ahcisata.c
252
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
254
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_RX_STAT_INT_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
258
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
262
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
266
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_CONFIGURATION_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
275
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_PHY_0_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
279
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_NVOOB_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
287
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_2NVOOB_2_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
300
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CHX_PHY_CTRL1_GEN1_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
305
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CHX_PHY_CTRL1_GEN2_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
318
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_SATA_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
324
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_SATA_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
327
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_AHCI_HBA_CAP_BKDR_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
333
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_PHY_1_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
338
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_CONFIGURATION_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
342
tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG1_REG,
sys/arch/arm/nvidia/tegra_ahcisata.c
358
tegra_reg_set_clear(bst, bsh, TEGRA_SATA_INTR_MASK_REG,
sys/arch/arm/nvidia/tegra_cec.c
112
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_drm.h
148
tegra_reg_set_clear((enc)->bst, (enc)->bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_drm.h
155
tegra_reg_set_clear((crtc)->bst, (crtc)->bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_ehci.c
172
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
sys/arch/arm/nvidia/tegra_hdaudio.c
246
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, TEGRA_HDA_IFPS_CONFIG_REG,
sys/arch/arm/nvidia/tegra_hdaudio.c
248
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, TEGRA_HDA_CFG_CMD_REG,
sys/arch/arm/nvidia/tegra_hdaudio.c
260
tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, TEGRA_HDA_IFPS_INTR_REG,
sys/arch/arm/nvidia/tegra_i2c.c
84
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (setval), (clrval))
sys/arch/arm/nvidia/tegra_mc.c
69
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_pmc.c
197
tegra_reg_set_clear(bst, bsh, PMC_IO_DPD_STATUS_REG,
sys/arch/arm/nvidia/tegra_pmc.c
199
tegra_reg_set_clear(bst, bsh, PMC_IO_DPD2_STATUS_REG,
sys/arch/arm/nvidia/tegra_soctherm.c
153
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_soctherm.c
160
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (s)->s_base + (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_timer.c
72
tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
sys/arch/arm/nvidia/tegra_usbphy.c
206
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_SUSP_CTRL_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
210
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_SUSP_CTRL_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
214
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_MISC_CFG1_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
219
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_PHY_VBUS_SENSORS_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
225
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
233
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG1_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
239
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BIAS_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
246
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BIAS_CFG1_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
251
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_MISC_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
256
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BIAS_CFG1_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
261
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_DEBOUNCE_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
266
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_TX_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
270
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BAT_CHRG_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
274
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
278
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_HSRX_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
285
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_HSRX_CFG1_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
292
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_MISC_CFG1_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
296
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_SUSP_CTRL_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
311
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_ICUSB_CTRL_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
316
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG0_REG,
sys/arch/arm/nvidia/tegra_usbphy.c
321
tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG1_REG,
sys/arch/arm/nvidia/tegra_xusb.c
650
tegra_reg_set_clear(bst, ipfsh, 0x180, 1, 0);
sys/arch/arm/nvidia/tegra_xusb.c
656
tegra_reg_set_clear(bst, fpcih, PCI_COMMAND_STATUS_REG,
sys/arch/arm/nvidia/tegra_xusb.c
670
tegra_reg_set_clear(bst, ipfsh, 0x188, __BIT(16), 0);
sys/arch/arm/nvidia/tegra_xusb.c
981
tegra_reg_set_clear(bst, fpcih, T_XUSB_CFG_ARU_MAILBOX_CMD_REG,