IOMEM
#define V7M_SCS_ICTR IOMEM(0xe000e004)
#define BASEADDR_V7M_SCB IOMEM(0xe000ed00)
#define CLPS711X_VIRT_BASE IOMEM(0xfeff4000)
#define IO_ADDRESS(pa) IOMEM(__IO_ADDRESS(pa))
#define DOVE_CESA_VIRT_BASE IOMEM(0xfdb00000)
#define DOVE_SCRATCHPAD_VIRT_BASE IOMEM(0xfdd00000)
#define DOVE_SB_REGS_VIRT_BASE IOMEM(0xfec00000)
#define DOVE_NB_REGS_VIRT_BASE IOMEM(0xfe400000)
#define IMX_IO_ADDRESS(x) IOMEM(IMX_IO_P2V(x))
#define IO_ADDRESS(x) IOMEM(((((x) & 0xff000000) >> 4) | ((x) & 0xfffff)) |\
#define APB_VIRT_BASE IOMEM(0xfe000000)
#define AXI_VIRT_BASE IOMEM(0xfe200000)
#define PGU_VIRT_BASE IOMEM(0xfe400000)
#define MV78XX0_CORE_REGS_VIRT_BASE IOMEM(0xfe400000)
#define MV78XX0_REGS_VIRT_BASE IOMEM(0xfec00000)
__raw_writew(latch2, IOMEM(LATCH2_VIRT));
.membase = IOMEM(MODEM_VIRT),
#define OMAP1_IO_ADDRESS(pa) IOMEM((pa) - OMAP1_IO_OFFSET)
omap_sram_ceil = IOMEM(new_ceil);
#define OMAP2_L3_IO_ADDRESS(pa) IOMEM((pa) + OMAP2_L3_IO_OFFSET) /* L3 */
#define OMAP2_L4_IO_ADDRESS(pa) IOMEM((pa) + OMAP2_L4_IO_OFFSET) /* L4 */
#define OMAP4_L3_IO_ADDRESS(pa) IOMEM((pa) + OMAP4_L3_IO_OFFSET) /* L3 */
#define AM33XX_L4_WK_IO_ADDRESS(pa) IOMEM((pa) + AM33XX_L4_WK_IO_OFFSET)
#define OMAP4_L3_PER_IO_ADDRESS(pa) IOMEM((pa) + OMAP4_L3_PER_IO_OFFSET)
#define OMAP2_EMU_IO_ADDRESS(pa) IOMEM((pa) + OMAP2_EMU_IO_OFFSET)
omap_sram_ceil = IOMEM(new_ceil);
#define ORION5X_REGS_VIRT_BASE IOMEM(0xfec00000)
#define ORION5X_PCIE_WA_VIRT_BASE IOMEM(0xfd000000)
#define TS78XX_FPGA_REGS_VIRT_BASE IOMEM(0xff900000)
#define PERIPH_VIRT IOMEM(0xf2000000)
#define SMEMC_VIRT IOMEM(0xf6000000)
#define DMEMC_VIRT IOMEM(0xf6100000)
#define NAND_VIRT IOMEM(0xf6300000)
#define IMEMC_VIRT IOMEM(0xfe000000)
#define io_p2v(x) IOMEM(0xf2000000 + ((x) & 0x01ffffff) + (((x) & 0x1c000000) >> 1))
#define SMEMC_VIRT IOMEM(0xf6000000)
#define EASI_BASE IOMEM(0xe5000000)
#define IO_BASE IOMEM(0xe0000000)
IOMEM( (((x)&0x00ffffff) | (((x)&0x30000000)>>VIO_SHIFT)) + VIO_BASE )
#define __MREG(x) IOMEM(io_p2v(x))
static void __iomem *scu_base = IOMEM(VA_SCU_BASE);
#define VA_SPEAR_ICM1_2_BASE IOMEM(0xFD000000)
#define VA_SPEAR6XX_ML_CPU_BASE IOMEM(0xF0000000)
#define VA_SPEAR_ICM3_SMI_CTRL_BASE IOMEM(0xFC000000)
#define VA_SPEAR320_SOC_CONFIG_BASE IOMEM(0xFE000000)
#define VA_PERIP_GRP2_BASE IOMEM(0xF9000000)
#define VA_SYSRAM0_BASE IOMEM(0xF9800000)
#define VA_PERIP_GRP1_BASE IOMEM(0xFD000000)
#define VA_UART_BASE IOMEM(0xFD000000)
#define VA_MISC_BASE IOMEM(0xFD700000)
#define VA_A9SM_AND_MPMC_BASE IOMEM(0xFC000000)
#define VA_SPEAR1310_RAS_BASE IOMEM(UL(0xFA400000))
#define VA_A9SM_PERIP_BASE IOMEM(0xFC800000)
#define VA_L2CC_BASE IOMEM(UL(0xFB000000))
#define IO_CPU_VIRT IOMEM(0xFE440000)
#define IO_PPSB_VIRT IOMEM(0xFE200000)
#define IO_APB_VIRT IOMEM(0xFE000000)
#define IO_IRAM_VIRT IOMEM(0xFE400000)
void __iomem *addr = IOMEM(AU1000_MEM_PHYS_ADDR);
#define MT7620_SYSC_BASE IOMEM(0x10000000)
#define MT7621_SYSC_BASE IOMEM(0x1E000000)
#define RT2880_SYSC_BASE IOMEM(0x00300000)
#define RT305X_SYSC_BASE IOMEM(0x10000000)
#define RT3883_SYSC_BASE IOMEM(0x10000000)
return readl(IOMEM(c->regs + section_offset + port_offset));
writel(val, IOMEM(c->regs + section_offset + port_offset));
b = (short) (__raw_readl(IOMEM(0xe0310000)) ^ 0x70);
#define DSP_CONFIG_REG_BASE IOMEM(0xe1008000)