SIMPLEQ_EMPTY
if (SIMPLEQ_EMPTY(listptr))
if (addrs && SIMPLEQ_EMPTY(nodes))
while (!SIMPLEQ_EMPTY(list)) {
return SIMPLEQ_EMPTY(&sc->sc_intrq);
return SIMPLEQ_EMPTY(&sc->sc_intrq);
return SIMPLEQ_EMPTY(&gemini_pci_intrq);
while (!SIMPLEQ_EMPTY(&sc->sc_tasks)) {
while (!SIMPLEQ_EMPTY(&sc->sc_tasks)) {
if ( SIMPLEQ_EMPTY(&dc->dc_queue) ) {
while (!SIMPLEQ_EMPTY(&sc->sc_tasks)) {
while (!SIMPLEQ_EMPTY(&sc->sc_tasks)) {
if (!SIMPLEQ_EMPTY(&sc->sc_retryq))
doing_transmit = (! SIMPLEQ_EMPTY(&sc->sc_txdirtyq));
doing_transmit = !SIMPLEQ_EMPTY(&sc->sc_txdirtyq);
if (!SIMPLEQ_EMPTY(&r->mem)) {
if (!SIMPLEQ_EMPTY(&r->io)) {
if (!SIMPLEQ_EMPTY(&r->iomem)) {
if (!SIMPLEQ_EMPTY(&r->irq)) {
if (!SIMPLEQ_EMPTY(&r->dma)) {
while (SIMPLEQ_EMPTY(&xs_state.reply_list)) {
while (SIMPLEQ_EMPTY(&watch_events))
if (!SIMPLEQ_EMPTY(&ad->ad_deps)) {
if (SIMPLEQ_EMPTY(&res->ar_io) &&
SIMPLEQ_EMPTY(&res->ar_iorange) &&
SIMPLEQ_EMPTY(&res->ar_mem) &&
SIMPLEQ_EMPTY(&res->ar_memrange) &&
SIMPLEQ_EMPTY(&res->ar_irq) &&
SIMPLEQ_EMPTY(&res->ar_drq))
if (SIMPLEQ_EMPTY(&res->ar_io) == 0) {
if (SIMPLEQ_EMPTY(&res->ar_mem) == 0) {
if (SIMPLEQ_EMPTY(&res->ar_irq) == 0) {
if (SIMPLEQ_EMPTY(&res->ar_drq) == 0) {
while (!SIMPLEQ_EMPTY(&res->ar_io)) {
while (!SIMPLEQ_EMPTY(&res->ar_iorange)) {
while (!SIMPLEQ_EMPTY(&res->ar_mem)) {
while (!SIMPLEQ_EMPTY(&res->ar_memrange)) {
while (!SIMPLEQ_EMPTY(&res->ar_irq)) {
while (!SIMPLEQ_EMPTY(&res->ar_drq)) {
KASSERT(SIMPLEQ_EMPTY(&sc->wmi_head) == 0);
if (!SIMPLEQ_EMPTY(&sc->sc_events))
if (!SIMPLEQ_EMPTY(&ds->ds_egress)) {
while (SIMPLEQ_EMPTY(&ds->ds_egress)) {
if (!SIMPLEQ_EMPTY(&ds->ds_egress)) {
if (SIMPLEQ_EMPTY(&ds->ds_ingress)) {
if (!SIMPLEQ_EMPTY(&sc->sc_read_queue))
while (!SIMPLEQ_EMPTY(&sc->sc_chevq)) {
if (SIMPLEQ_EMPTY(&sc->sc_chevq)) {
while (!SIMPLEQ_EMPTY(&sc->sc_devq)) {
if (SIMPLEQ_EMPTY(&sc->sc_devq)) {
if (SIMPLEQ_EMPTY(&sc->sc_subch_devq)) {
while (!SIMPLEQ_EMPTY(&sc->sc_subch_devq)) {
if (! SIMPLEQ_EMPTY(&sc->sc_ccb_queue))
if (! SIMPLEQ_EMPTY(&sc->sc_ccb_queue))
if (!SIMPLEQ_EMPTY(&sc->sc_txbufs)) {
SIMPLEQ_EMPTY(&sc->sc_txq[ATHN_QID_CAB].head))
if (SIMPLEQ_EMPTY(&sc->sc_txbufs))
if (!SIMPLEQ_EMPTY(&txq->head))
if (__predict_true(!SIMPLEQ_EMPTY(&rxq->head)))
if (!SIMPLEQ_EMPTY(&sc->sc_txbufs)) {
SIMPLEQ_EMPTY(&sc->sc_txq[ATHN_QID_CAB].head))
if (SIMPLEQ_EMPTY(&sc->sc_txbufs))
if (SIMPLEQ_EMPTY(&sc->sc_txbufs)) {
!(SIMPLEQ_EMPTY(&sc->sc_txfreeq) ||
KASSERT(!SIMPLEQ_EMPTY(&sc->sc_txfreeq) && sc->sc_txfree != 0);
!SIMPLEQ_EMPTY(&sc->sc_txdirtyq)) {
if (SIMPLEQ_EMPTY(&sc->sc_ccb_free))
ifp->if_timer = SIMPLEQ_EMPTY(&sc->sc_txdirtyq) ? 0 : 5;
(! SIMPLEQ_EMPTY(&(icp)->icp_ccb_queue) || \
! SIMPLEQ_EMPTY(&(icp)->icp_ucmd_queue))
if (SIMPLEQ_EMPTY(&sc->rtk_tx_dirty))
if (SIMPLEQ_EMPTY(&sc->rtk_tx_free))
if (!SIMPLEQ_EMPTY(&tsb->tsb_freeq) && tdb->tdb_nfree > 0)
SIMPLEQ_EMPTY(&tsb->tsb_dirtyq)) {
if (!SIMPLEQ_EMPTY(&tsb->tsb_dirtyq))
if (SIMPLEQ_EMPTY(&tsb->tsb_freeq) || tdb->tdb_nfree == 0) {
if (SIMPLEQ_EMPTY(&tsb->tsb_dirtyq))
if (! SIMPLEQ_EMPTY(&sc->sc_txdirtyq) ||
doing_transmit = (! SIMPLEQ_EMPTY(&sc->sc_txdirtyq));
if (__predict_false(SIMPLEQ_EMPTY(&sc->sc_wait_queue))) {
if (forus && ! SIMPLEQ_EMPTY(&mly->mly_ccb_queue))
KASSERT(!SIMPLEQ_EMPTY(&info->ranges[PCI_RANGE_BUS]->list));
if (SIMPLEQ_EMPTY(&sc->sc_freequeue)) {
while (!SIMPLEQ_EMPTY(&sc->sc_queue2)) {
while (!SIMPLEQ_EMPTY(&sc->sc_queue4)) {
while (!SIMPLEQ_EMPTY(&sc->sc_qchip)) {
while (!SIMPLEQ_EMPTY(&sc->sc_q2free)) {
while (!SIMPLEQ_EMPTY(&sc->sc_qchip)) {
while (!SIMPLEQ_EMPTY(&sc->sc_qchip2)) {
while (!SIMPLEQ_EMPTY(&sc->sc_qchip4)) {
while (!SIMPLEQ_EMPTY(&sc->sc_queue)) {
SIMPLEQ_EMPTY(&sc->card.pf_head)) {
if (SIMPLEQ_EMPTY(&pf->cfe_head))
SIMPLEQ_EMPTY(&sc->card.pf_head)) {
if (SIMPLEQ_EMPTY(&pf->cfe_head))
if (SIMPLEQ_EMPTY(&pf->cfe_head))
if (SIMPLEQ_EMPTY(&pf->cfe_head))
if (SIMPLEQ_EMPTY(&pf->cfe_head))
#define pcmcia_mfc(sc) (! SIMPLEQ_EMPTY(&(sc)->card.pf_head) && \
if (SIMPLEQ_EMPTY(&sc->sf_head)) {
KASSERT(SIMPLEQ_EMPTY(&sc->sc_ibuff_empty));
if (!SIMPLEQ_EMPTY(&sc->sc_ibuff_empty)) {
if (!SIMPLEQ_EMPTY(&sc->sc_received[slave])) {
if (!SIMPLEQ_EMPTY(&sc->sc_received[slave])) {
if (!SIMPLEQ_EMPTY(&sc->sc_received[slave]) &&
KASSERTMSG(!SIMPLEQ_EMPTY(&pipe->up_queue),
if (!SIMPLEQ_EMPTY(&pipe->up_queue)) {
KASSERT(SIMPLEQ_EMPTY(&pipe->up_queue));
KASSERT(SIMPLEQ_EMPTY(&pipe->up_queue));
SIMPLEQ_EMPTY(&xfer->ux_pipe->up_queue)) {
if (SIMPLEQ_EMPTY(&vs->vs_egress)) {
while (SIMPLEQ_EMPTY(&vs->vs_egress)) {
if (!SIMPLEQ_EMPTY(&sc->sc_stream_in.vs_egress))
if (!SIMPLEQ_EMPTY(&vs->vs_egress)) {
if (vs->vs_drop || SIMPLEQ_EMPTY(&vs->vs_ingress)) {
} else if (!SIMPLEQ_EMPTY(&vs->vs_ingress)) {
if (!SIMPLEQ_EMPTY(&kauth_builtin_scope_cred->listenq))
while (!SIMPLEQ_EMPTY(&si->si_q)) {
while (SIMPLEQ_EMPTY(&q->q_queue_pending))
KASSERT(SIMPLEQ_EMPTY(&q->q_queue_pending));
KASSERT(SIMPLEQ_EMPTY(&q->q_queue_pending));
if (SIMPLEQ_EMPTY(&wl->wl_entries) && delta >= wl->wl_reserved_bytes) {
KASSERT(SIMPLEQ_EMPTY(&wl->wl_entries));
KASSERT(SIMPLEQ_EMPTY(&wl->wl_entries));
if (SIMPLEQ_EMPTY(&sc->sc_ports)) {
if (SIMPLEQ_EMPTY(&sc->sc_ports) &&
if (!SIMPLEQ_EMPTY(&sc->sc_ports)) {
KASSERT(SIMPLEQ_EMPTY(&sc->sc_ports));
#define LAGG_PORTS_EMPTY(_sc) SIMPLEQ_EMPTY(&(_sc)->sc_ports)
KASSERT(SIMPLEQ_EMPTY(&rs->rs_credits));
if (SIMPLEQ_EMPTY(&rs->rs_credits))
KASSERT(SIMPLEQ_EMPTY(&slp->ns_sendq));
} while (!SIMPLEQ_EMPTY(&pipe->up_queue));
if (!SIMPLEQ_EMPTY((head2))) { \
(SIMPLEQ_EMPTY((head)) ? \
if (SIMPLEQ_EMPTY(&diffhead))
while (!SIMPLEQ_EMPTY(&diffhead)) {
for (; !SIMPLEQ_EMPTY(&delqhead) && file2ln <= file2end;
while (!SIMPLEQ_EMPTY(&delqhead)) {
return (SIMPLEQ_EMPTY(&mlx_disks));