superio_outb
superio_outb(SIO_UNIT_SEL, devldn);
superio_outb(SIO_GPIO_PIN_SELECT,
superio_outb(func_slct, new_config);
superio_outb(sio->addr, f7188x_gpio_dir(bank->regbase), dir);
superio_outb(sio->addr, f7188x_gpio_data_out(bank->regbase), data_out);
superio_outb(sio->addr, f7188x_gpio_dir(bank->regbase), dir);
superio_outb(sio->addr, f7188x_gpio_data_out(bank->regbase), data_out);
superio_outb(sio->addr, f7188x_gpio_out_mode(bank->regbase), data);
superio_outb(new_val, reg);
superio_outb(new_val, reg);
superio_outb(sioaddr, IT87_SIO_PINX2_REG,
superio_outb(sioaddr, IT87_SIO_PINX2_REG, reg);
superio_outb(data->sioaddr, IT87_SIO_PINX2_REG,
superio_outb(data->sioaddr, IT87_SPECIAL_CFG_REG,
superio_outb(data->sioaddr, IT87_SPECIAL_CFG_REG,
superio_outb(data->sioreg, NCT6683_REG_CR_BEEP, reg);
superio_outb(data->sioreg, NCT6683_REG_CR_CASEOPEN, reg);
superio_outb(data->sioreg, NCT6683_REG_CR_CASEOPEN, reg);
superio_outb(sioaddr, SIO_REG_ENABLE, val | 0x01);
sio_data.sio_outb = superio_outb;
superio_outb(sioaddr, DEV, logdev[i]);
superio_outb(sioaddr, SIOREG_LDSEL, logdev[i]);
superio_outb(0x07, ld);
superio_outb(SUPERIO_REG_ACT, sio_data->activate | 0x01);
#define superio_select() superio_outb(0x07, 0x0A)
superio_outb(SUPERIO_REG_ACT, sio_data->activate);
superio_outb(sio_data->sioreg,
superio_outb(sio_data->sioreg,
superio_outb(sioaddr, SIO_REG_ENABLE, val | 0x01);
superio_outb(sio_data, WINB_ACT_REG, val | 0x01);
static inline void superio_outb(int base, int reg, u8 val);
superio_outb(base, reg, val);
superio_outb(base, reg, val);
superio_outb(wd->sioaddr, F71808FG_REG_WD_TIME,
superio_outb(wd->sioaddr, SIO_REG_MFUNCT3,
superio_outb(wd->sioaddr, SIO_REG_TSI_LEVEL_SEL, 0x5f &
superio_outb(wd->sioaddr, SIO_F81866_REG_PORT_SEL, tmp);
superio_outb(wd->sioaddr, F71808FG_REG_WDT_CONF,
superio_outb(sioaddr, F71808FG_REG_WDT_CONF,
superio_outb(config, WDT_CONFIG);
superio_outb(units >> 8, WDT_TIMEOUT + 1);
superio_outb(units, WDT_TIMEOUT);
superio_outb(wdt_control_reg, WDT_CONTROL);
superio_outb(0, WDT_CONFIG);
superio_outb(0, WDT_CONTROL);
superio_outb(0, WDT_TIMEOUT + 1);
superio_outb(0, WDT_TIMEOUT);
superio_outb(1, ACT_REG);
superio_outb(cfg, WDTCFG);
superio_outb(t, WDTVALLSB);
superio_outb(t >> 8, WDTVALMSB);
superio_outb(WDT_TOV1, WDTCFG);
superio_outb(ctrl, WDTCTRL);
superio_outb(0x00, WDTCTRL);
superio_outb(ctrl, SCR1);
superio_outb(SIO_REG, LDN_REG, LD_NUM_SHM);
superio_outb(0x07, ld);
superio_outb(0x30, t | 0x01);
superio_outb(0x2B, t); /* set GPIO24 to WDT0 */
superio_outb(0x29, t);
superio_outb(0x2b, t);
superio_outb(0x2B, t); /* set GPIO3 to WDT0 */
superio_outb(0x2D, t); /* set GPIO5 to WDT0 */
superio_outb(cr_wdt_control, t);
superio_outb(0x2C, t);
superio_outb(cr_wdt_control, t);
superio_outb(cr_wdt_timeout, 0);
superio_outb(cr_wdt_timeout, wdog->timeout);
superio_outb(cr_wdt_control, t);
superio_outb(cr_wdt_csr, t);
superio_outb(cr_wdt_timeout, timeout);