GPIO_WRITE
GPIO_WRITE(gpio, GEMINI_GPIO_INTRENB, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GEMINI_GPIO_INTRCLR,
GPIO_WRITE(gpio, GEMINI_GPIO_INTRENB, ~irq_mask);
GPIO_WRITE(gpio, GEMINI_GPIO_INTRCLR,
GPIO_WRITE(gpio, GEMINI_GPIO_INTRENB, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GEMINI_GPIO_INTRCLR, irq_mask);
GPIO_WRITE(gpio, GEMINI_GPIO_INTRTRIG, gpio->gpio_level_mask);
GPIO_WRITE(gpio, GEMINI_GPIO_INTREDGEBOTH,
GPIO_WRITE(gpio, GEMINI_GPIO_INTRDIR,
GPIO_WRITE(gpio, GEMINI_GPIO_PINDIR, v);
GPIO_WRITE(gpio, GEMINI_GPIO_DATASET, mask);
GPIO_WRITE(gpio, GEMINI_GPIO_DATACLR, mask);
GPIO_WRITE(gpio, GEMINI_GPIO_PINDIR, new);
GPIO_WRITE(gpio, GPIO_ISR, irq_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GPIO_ISR, v & gpio->gpio_edge_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GPIO_ISR, irq_mask);
GPIO_WRITE(gpio, icr_reg, v);
GPIO_WRITE(gpio, GPIO_DIR, v);
GPIO_WRITE(gpio, GPIO_DR, new);
GPIO_WRITE(gpio, GPIO_DIR, new);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, GPIO_ISR, v & gpio->gpio_edge_mask);
GPIO_WRITE(gpio, icr_reg, v);
GPIO_WRITE(gpio, GPIO_ISR, irq_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(gpio, icr_reg, v);
GPIO_WRITE(gpio, GPIO_DIR, v);
GPIO_WRITE(gpio, GPIO_DR, new);
GPIO_WRITE(gpio, GPIO_DIR, new);
GPIO_WRITE(gpio, GPIO_ISR, irq_mask);
GPIO_WRITE(gpio, GPIO_IMR, gpio->gpio_enable_mask);
GPIO_WRITE(bank, GPIO_MSK_OUT_REG, v);
GPIO_WRITE(bank, GPIO_MSK_OE_REG, v);
GPIO_WRITE(bank, GPIO_MSK_OE_REG, v);
GPIO_WRITE(&gbank, GPIO_CNF_REG, cnf | __BIT(pin));
GPIO_WRITE(&bank, GPIO_CNF_REG, cnf | __BIT(pin));
GPIO_WRITE(sc, SUNXI_GPIO_INT_CFG(eint->eint_bank, eint->eint_num), val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_DEBOUNCE(eint->eint_bank), val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_CTL(eint->eint_bank), val);
GPIO_WRITE(bank, EXYNOS_GPIO_CON, val);
GPIO_WRITE(bank, EXYNOS_GPIO_PUD, val);
GPIO_WRITE(bank, EXYNOS_GPIO_DRV, val);
GPIO_WRITE(bank, EXYNOS_GPIO_CONPWD, val);
GPIO_WRITE(bank, EXYNOS_GPIO_PUDPWD, val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_CTL(pin_def->eint_bank), __BIT(pin_def->eint_num));
GPIO_WRITE(sc, SUNXI_GPIO_INT_STATUS(pin_def->eint_bank), __BIT(pin_def->eint_num));
GPIO_WRITE(sc, cfg_reg, cfg);
GPIO_WRITE(sc, pull_reg, pull);
GPIO_WRITE(sc, drv_reg, drv);
GPIO_WRITE(sc, data_reg, data);
GPIO_WRITE(sc, SUNXI_GPIO_INT_STATUS(bank), status);
GPIO_WRITE(sc, SUNXI_GPIO_INT_CFG(eint->eint_bank, eint->eint_num), val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_DEBOUNCE(eint->eint_bank), val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_CTL(eint->eint_bank), val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_CTL(eint->eint_bank), val);
GPIO_WRITE(sc, SUNXI_GPIO_INT_STATUS(eint->eint_bank), __BIT(eint->eint_num));
GPIO_WRITE(sc, SUNXI_GPIO_GRP_CONFIG(pin_def->port), val);
GPIO_WRITE(sc, data_reg, data);
GPIO_WRITE(sc, SAGPIO_PSR, (L3_DATA | L3_MODE | L3_CLK));
GPIO_WRITE(sc, SAGPIO_PDR, cr);
GPIO_WRITE(sc, SAGPIO_PDR, cr);
GPIO_WRITE(sc, SAGPIO_AFR, cr);
GPIO_WRITE(sc, SAGPIO_AFR, cr);
GPIO_WRITE(sc, SAGPIO_PDR, cr);
GPIO_WRITE(sc, SAGPIO_PDR, cr);
GPIO_WRITE(sc, SAGPIO_PSR, GPIO_H3600_CLK_SET0);
GPIO_WRITE(sc, SAGPIO_PCR, GPIO_H3600_CLK_SET1);
GPIO_WRITE(sc, SAGPIO_PCR, L3_CLK); /* Clock down */
GPIO_WRITE(sc, SAGPIO_PSR, L3_CLK); /* Clock up */
GPIO_WRITE(sc, SAGPIO_PCR, L3_CLK); /* Clock down */
GPIO_WRITE(sc, SAGPIO_PSR, L3_DATA);
GPIO_WRITE(sc, SAGPIO_PCR, L3_DATA);
GPIO_WRITE(sc, SAGPIO_PSR, L3_CLK); /* Clock up */
GPIO_WRITE(sc, SAGPIO_PCR, L3_CLK); /* Clock down */
GPIO_WRITE(sc, SAGPIO_PSR, L3_CLK); /* Clock up */
GPIO_WRITE(sc, SAGPIO_PCR, L3_CLK); /* Clock down */
GPIO_WRITE(sc, SAGPIO_PCR, L3_CLK); /* Clock down */
GPIO_WRITE(sc, SAGPIO_PSR, L3_CLK); /* Clock up */
GPIO_WRITE(sc, SAGPIO_PSR, L3_CLK); /* Clock up */
GPIO_WRITE(sc, SAGPIO_PDR, cr);
GPIO_WRITE(gpio, RMIXL_GPIO_OUTPUT, new);
GPIO_WRITE(gpio, RMIXL_GPIO_IO_DIR, new);
GPIO_WRITE(sc, reg, d);