SZ_8K
#define DA8XX_CP_INTC_SIZE SZ_8K
#define DA8XX_EMAC_CTRL_RAM_SIZE SZ_8K
SZ_8K, IRQ_MV78XX0_CRYPTO);
#define MV78XX0_SRAM_SIZE SZ_8K
res->end = res->start + SZ_8K - 1;
SZ_8K, IRQ_ORION5X_CESA);
#define ORION5X_SRAM_SIZE SZ_8K
DEFINE_RES_MEM(0x40000000, SZ_8K),
[0] = DEFINE_RES_MEM(0x40000000, SZ_8K),
DEFINE_RES_MEM(0x40000000, SZ_8K),
#define TEGRA_ARM_PERIF_SIZE SZ_8K
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
.way_size_0 = SZ_8K,
static_assert(THREAD_SIZE >= SZ_8K);
CACHE_ENTRY(0x06, CACHE_L1_INST, SZ_8K ), /* 4-way set assoc, 32 byte line size */
CACHE_ENTRY(0x0a, CACHE_L1_DATA, SZ_8K ), /* 2 way set assoc, 32 byte line size */
CACHE_ENTRY(0x66, CACHE_L1_DATA, SZ_8K ), /* 4-way set assoc, sectored cache, 64 byte line size */
*size = max(*size, SZ_8K);
#define ASYNC_BUF_SIZE SZ_8K
#define CHAN_SLOT_SZ SZ_8K
round_up(prop->sram_user_base_address, SZ_8K));
#define DMA_MAX_DESC_NUM (SZ_8K - 1)
if (size < SZ_8K) {
{ IPP_SIZE_LIMIT(BUFFER, .h = { 8, SZ_8K }, .v = { 8, SZ_8K }) },
{ IPP_SIZE_LIMIT(BUFFER, .h = { 8, SZ_8K }, .v = { 8, SZ_8K }) },
{ IPP_SIZE_LIMIT(BUFFER, .h = { 16, SZ_8K }, .v = { 16, SZ_8K }) },
{ IPP_SIZE_LIMIT(BUFFER, .h = { 16, SZ_8K }, .v = { 16, SZ_8K }) },
{ IPP_SIZE_LIMIT(BUFFER, .h = { 16, SZ_8K }, .v = { 16, SZ_8K }) },
{ IPP_SIZE_LIMIT(BUFFER, .h = { 16, SZ_8K }, .v = { 16, SZ_8K })},
#define GUC_WOPCM_STACK_RESERVED SZ_8K
#define BXT_WOPCM_RC6_CTX_RESERVED (SZ_16K + SZ_8K)
#define GUC_LOG_DEFAULT_CRASH_BUFFER_SIZE SZ_8K
.fifo_size = SZ_8K,
.gmem = (SZ_128K + SZ_8K),
.gmem = (SZ_128K + SZ_8K),
.gmem = (SZ_128K + SZ_8K),
mem = panthor_kernel_bo_create(ptdev, ptdev->fw->vm, SZ_8K,
KUNIT_ASSERT_FALSE_MSG(test, drm_buddy_alloc_blocks(&mm, 0, mm_size, SZ_8K, SZ_64K,
"buddy_alloc hit an error size=%u\n", SZ_8K);
KUNIT_ASSERT_FALSE_MSG(test, drm_buddy_alloc_blocks(&mm, 0, mm_size, SZ_8K, SZ_64K,
"buddy_alloc hit an error size=%u\n", SZ_8K);
#define BO_SIZE SZ_8K
u32 size = ALIGN(SZ_8K, PAGE_SIZE);
u32 small = SZ_8K, medium = SZ_512K,
u32 small = SZ_8K, big = MANAGER_SIZE - BO_SIZE;
u32 size = SZ_8K;
KUNIT_ASSERT_EQ(test, SZ_8K, pf_profile_fair_ctxs(gt, num_vfs));
#define XE_GUC_BUF_CACHE_DEFAULT_SIZE SZ_8K
BUILD_BUG_ON(LMTT_ML_HAW == 48 && LMTT_ML_PDE_L2_MAX_NUM != SZ_8K);
#define GUC_WOPCM_STACK_RESERVED SZ_8K
#define INV_ICM45600_FIFO_SIZE_MAX SZ_8K
(SZ_4K | SZ_8K | SZ_16K | SZ_32K | SZ_64K | SZ_128K | SZ_256K | \
domain->lv2entcnt = iommu_alloc_pages_sz(GFP_KERNEL, SZ_8K);
ecap_smts(iommu->ecap) ? SZ_8K :
res.end = res.start + SZ_8K - 1;
#define ACPI_GICV2_VCPU_MEM_SIZE (SZ_8K)
if (resource_size(&cpuif_res) < SZ_8K) {
alt = ioremap(cpuif_res.start, SZ_8K);
#define ACPI_GIC_CPU_IF_MEM_SIZE (SZ_8K)
#define ACPI_GICV2_VCPU_MEM_SIZE (SZ_8K)
#define AUDIO_DMA_SIZE_MASK (SZ_8K - 1)
size += max(extradata + SZ_8K, y_stride * 48);
size = y_plane + uv_plane + SZ_8K;
.size = SZ_8K,
case SZ_8K:
case SZ_8K:
memorg->oobsize *= memorg->pagesize / SZ_8K;
SZ_8K, SZ_4K, SZ_1M, 0, 8, 640, NAND_ECC_INFO(40, SZ_1K) },
SZ_8K, SZ_8K, SZ_2M, 0, 8, 640, NAND_ECC_INFO(40, SZ_1K) },
SZ_16K, SZ_8K, SZ_4M, 0, 6, 1280, NAND_ECC_INFO(40, SZ_1K) },
SZ_16K, SZ_8K, SZ_4M, 0, 6, 1280, NAND_ECC_INFO(40, SZ_1K) },
SZ_8K, SZ_8K, SZ_2M, NAND_NEED_SCRAMBLING, 6, 640,
SZ_16K, SZ_8K, SZ_4M, NAND_NEED_SCRAMBLING, 6, 1664,
LEGACY_ID_NAND("NAND 4MiB 5V 8-bit", 0x6B, 4, SZ_8K, SP_OPTIONS),
LEGACY_ID_NAND("NAND 4MiB 3,3V 8-bit", 0xE3, 4, SZ_8K, SP_OPTIONS),
LEGACY_ID_NAND("NAND 4MiB 3,3V 8-bit", 0xE5, 4, SZ_8K, SP_OPTIONS),
LEGACY_ID_NAND("NAND 8MiB 3,3V 8-bit", 0xD6, 8, SZ_8K, SP_OPTIONS),
LEGACY_ID_NAND("NAND 8MiB 3,3V 8-bit", 0xE6, 8, SZ_8K, SP_OPTIONS),
case SZ_8K:
LEGACY_ID_NAND("SmartMedia 2MiB 3,3V ROM", 0x5d, 2, SZ_8K, NAND_ROM),
LEGACY_ID_NAND("SmartMedia 4MiB 3,3V", 0xe3, 4, SZ_8K, 0),
LEGACY_ID_NAND("SmartMedia 4MiB 3,3/5V", 0xe5, 4, SZ_8K, 0),
LEGACY_ID_NAND("SmartMedia 4MiB 5V", 0x6b, 4, SZ_8K, 0),
LEGACY_ID_NAND("SmartMedia 4MiB 3,3V ROM", 0xd5, 4, SZ_8K, NAND_ROM),
LEGACY_ID_NAND("SmartMedia 8MiB 3,3V", 0xe6, 8, SZ_8K, 0),
LEGACY_ID_NAND("SmartMedia 8MiB 3,3V ROM", 0xd6, 8, SZ_8K, NAND_ROM),
.rx_max_frame_size = SZ_8K,
#define PRUETH_SW_FWD_BUF_POOL_SIZE (SZ_8K)
#define PRUETH_EMAC_LI_BUF_POOL_SIZE SZ_8K
prueth->ocmc_ram_size = (SZ_64K - SZ_8K);
return ALIGN(SZ_8K, PAGE_SIZE);
npfns = PHYS_PFN(size - SZ_8K);
offset = ALIGN(start + SZ_8K + page_map_size, align) - start;
offset = ALIGN(start + SZ_8K, align) - start;
if (size > SZ_8K)
if (!request_mem_region(cf->phys_cf, SZ_8K, driver_name)) {
release_mem_region(cf->phys_cf, SZ_8K);
release_mem_region(cf->phys_cf, SZ_8K);
if (chunk_size > SZ_8K && wait)
chunk_size = SZ_8K;
page_size = SZ_8K;
page_size = SZ_8K;
case SZ_8K:
hdr_size = sw->generation < 3 ? SZ_8K : SZ_16K;
ufshcd_dme_set(hba, UIC_ARG_MIB(0x15b0), SZ_8K - 1);
ufshcd_dme_set(hba, UIC_ARG_MIB(0xd041), SZ_8K - 1);
ufshcd_dme_set(hba, UIC_ARG_MIB(0x15b3), SZ_8K - 1);
ufshcd_dme_set(hba, UIC_ARG_MIB(0xd044), SZ_8K - 1);
else if (ram_size <= SZ_8K)
ret = __test_case_3(fs_info, inode, SZ_8K);
em->len = SZ_8K;
em->disk_num_bytes = SZ_8K;
em->ram_bytes = SZ_8K;
em->start = SZ_8K;
{ .start = 0, .len = SZ_8K }, /* [0, 8K) */
{ .start = 0, .len = SZ_8K }, /* [0, 8K) */
{ .start = 0, .len = SZ_8K }, /* [0, 8K) */
{ .start = 0, .len = SZ_8K}, /* [0, 8K) */
ret = add_compressed_extent(inode, SZ_4K * 6, SZ_4K * 3, SZ_8K);
start = SZ_8K;
u64 len = SZ_8K;
ret = btrfs_add_extent_mapping(inode, &em, 0, SZ_8K);
em->len = SZ_8K;
em->ram_bytes = SZ_8K;
#define MAX_NUM_STEPS (SZ_8K / NANDC_STEP_SIZE)
#define NVME_TCP_ADMIN_CCSZ SZ_8K
sysctl_admin_reserve_kbytes = min(free_kbytes / 32, SZ_8K);
if (tmp > 0 && tmp < SZ_8K)
#define SPRD_COMPR_MIN_FRAGMENT_SIZE SZ_8K
.size = SZ_8K
.size = SZ_8K
.size = SZ_8K
.size = SZ_8K
.size = SZ_8K
.base = SZ_1G + SZ_8K,
.size = SZ_8K
.size = SZ_8K
.size = SZ_8K
.base = SZ_1G + SZ_8K,
.size = SZ_8K