STMP_OFFSET_REG_CLR
HW_TIMROT_TIMCTRLn(0) + STMP_OFFSET_REG_CLR);
HW_TIMROT_TIMCTRLn(0) + STMP_OFFSET_REG_CLR);
mxs_dma->base + HW_APBHX_CTRL0 + STMP_OFFSET_REG_CLR);
mxs_dma->base + HW_APBHX_CHANNEL_CTRL + STMP_OFFSET_REG_CLR);
mxs_dma->base + HW_APBHX_CTRL1 + STMP_OFFSET_REG_CLR);
mxs_dma->base + HW_APBHX_CTRL2 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
writel(0x1, adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL2 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL4 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
const u32 st = state ? STMP_OFFSET_REG_SET : STMP_OFFSET_REG_CLR;
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_DELAY(0) + STMP_OFFSET_REG_CLR);
writel(ctrl4_clr, adc->base + LRADC_CTRL4 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_DELAY(0) + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL4 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CH(ch) + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CH(ch1) + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CH(ch2) + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL1(ssp) + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL0 + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL1(ssp) + STMP_OFFSET_REG_CLR);
writel(BM_OCOTP_CTRL_RD_BANK_OPEN, otp->base + STMP_OFFSET_REG_CLR);
writel(BM_OCOTP_CTRL_ERROR, otp->base + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_CTRL + STMP_OFFSET_REG_CLR);
STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_CTRL + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_CTRL + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_PERSISTENT0 + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_CTRL + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_PERSISTENT0 + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_CTRL + STMP_OFFSET_REG_CLR);
rtc_data->io + STMP3XXX_RTC_PERSISTENT1 + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL0 + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL0 + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL0 + STMP_OFFSET_REG_CLR);
ssp->base + HW_SSP_CTRL0 + STMP_OFFSET_REG_CLR);
STMP_OFFSET_REG_CLR);
writel(mask, addr + STMP_OFFSET_REG_CLR);
writel(STMP_MODULE_CLKGATE, reset_addr + STMP_OFFSET_REG_CLR);