SPRN_HID0
hid0 = mfspr(SPRN_HID0);
"isync" : "=&r" (hid0) : "i" (SPRN_HID0), "0" (hid0):
SYSFS_SPRSETUP(hid0, SPRN_HID0);
case SPRN_HID0:
case SPRN_HID0:
unsigned long hid0 = mfspr(SPRN_HID0);
mtspr(SPRN_HID0, hid0);
hid0 = mfspr(SPRN_HID0);
unsigned long hid0 = mfspr(SPRN_HID0);
mtspr(SPRN_HID0, hid0);
hid0 = mfspr(SPRN_HID0);
case SPRN_HID0:
case SPRN_HID0:
hid0 = mfspr(SPRN_HID0);
mtspr(SPRN_HID0, (hid0 & ~(HID0_DOZE | HID0_NAP | HID0_DPM)) | HID0_SLEEP);
mtspr(SPRN_HID0, hid0);
tmp = (mfspr(SPRN_HID0) & ~(HID0_DOZE|HID0_SLEEP)) | HID0_NAP;
mtspr(SPRN_HID0, tmp);
temp = mfspr(SPRN_HID0);
mtspr(SPRN_HID0, temp);
rc = opal_slw_set_reg(pir, SPRN_HID0, hid0_val);
uint64_t hid0_val = mfspr(SPRN_HID0);
opal_slw_set_reg(cpu_pir, SPRN_HID0, hid0);
asm volatile("sync; mtspr %0,%1; isync":: "i"(SPRN_HID0), "r"(hid0));
while (mfspr(SPRN_HID0) & mask)
hid0 = mfspr(SPRN_HID0);
while (mfspr(SPRN_HID0) & mask)
hid0 = mfspr(SPRN_HID0);
while (!(mfspr(SPRN_HID0) & split_parms[i].mask))
hid0 = mfspr(SPRN_HID0);
mtspr(SPRN_HID0, hid0);