PCI_EXP_DEVCTL
pcie_capability_set_word(dev, PCI_EXP_DEVCTL, config);
eeh_ops->read_config(edev, edev->pcie_cap + PCI_EXP_DEVCTL,
eeh_ops->write_config(edev, edev->pcie_cap + PCI_EXP_DEVCTL,
eeh_ops->read_config(edev, edev->pcie_cap + PCI_EXP_DEVCTL,
eeh_ops->write_config(edev, edev->pcie_cap + PCI_EXP_DEVCTL,
pcie_capability_read_word(pdev, PCI_EXP_DEVCTL, &pcie_dev_ctrl);
pcie_capability_write_word(pdev, PCI_EXP_DEVCTL,
rc = pcie_capability_read_word(pdev, PCI_EXP_DEVCTL, &cap);
err = pcie_capability_read_word(pdev, PCI_EXP_DEVCTL, &val16);
err = pcie_capability_write_word(pdev, PCI_EXP_DEVCTL, val16);
ret = pcie_capability_write_word(dd->pcidev, PCI_EXP_DEVCTL,
ret = pcie_capability_read_word(dd->pcidev, PCI_EXP_DEVCTL,
ret = pcie_capability_read_word(dd->pcidev, PCI_EXP_DEVCTL, &ectl);
PCI_EXP_DEVCTL, ectl);
devctl = hca_header[(hca_pcie_cap + PCI_EXP_DEVCTL) / 4];
if (pcie_capability_write_word(mdev->pdev, PCI_EXP_DEVCTL,
pcie_capability_read_word(pci_dev, PCI_EXP_DEVCTL, &ctrl);
rv = pcie_capability_set_word(pdev, PCI_EXP_DEVCTL, PCI_EXP_DEVCTL_RELAX_EN);
rv = pcie_capability_set_word(pdev, PCI_EXP_DEVCTL, PCI_EXP_DEVCTL_EXT_TAG);
pcie_capability_clear_and_set_word(pci_dev, PCI_EXP_DEVCTL,
pci_write_config_dword(parent, parent->pcie_cap + PCI_EXP_DEVCTL,
pci_read_config_dword(parent, parent->pcie_cap + PCI_EXP_DEVCTL,
pcie_capability_read_word(bp->pdev, PCI_EXP_DEVCTL, &devctl);
pcie_capability_clear_word(pdev, PCI_EXP_DEVCTL,
pcie_capability_clear_word(tp->pdev, PCI_EXP_DEVCTL, val16);
pcie_capability_read_word(adap->pdev, PCI_EXP_DEVCTL, &val);
pcie_capability_write_word(adap->pdev, PCI_EXP_DEVCTL,
pcie_capability_read_word(adap->pdev, PCI_EXP_DEVCTL,
pcie_capability_read_word(us_dev, PCI_EXP_DEVCTL, &devctl);
pcie_capability_write_word(us_dev, PCI_EXP_DEVCTL,
pcie_capability_write_word(us_dev, PCI_EXP_DEVCTL, devctl);
devctl = hca_header[(pcie_cap + PCI_EXP_DEVCTL) / 4];
PCI_EXP_DEVCTL,
pcie_capability_read_word(pdev, PCI_EXP_DEVCTL, &ctl);
pcie_capability_write_word(pdev, PCI_EXP_DEVCTL, ctl);
pcie_capability_clear_and_set_word(pdev, PCI_EXP_DEVCTL,
pcie_capability_clear_and_set_word(wx->pdev, PCI_EXP_DEVCTL,
pcie_capability_clear_and_set_word(wx->pdev, PCI_EXP_DEVCTL,
case PCI_EXP_DEVCTL:
val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL);
dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val);
val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL);
dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val);
val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL);
dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val);
val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL);
dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val);
val = dw_pcie_readw_dbi(pci, exp_cap_off + PCI_EXP_DEVCTL);
dw_pcie_writew_dbi(pci, exp_cap_off + PCI_EXP_DEVCTL, val);
reg = advk_readl(pcie, PCIE_CORE_PCIEXP_CAP + PCI_EXP_DEVCTL);
advk_writel(pcie, reg, PCIE_CORE_PCIEXP_CAP + PCI_EXP_DEVCTL);
case PCI_EXP_DEVCTL:
case PCI_EXP_DEVCTL:
case PCI_EXP_DEVCTL:
*value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCTL);
case PCI_EXP_DEVCTL:
mvebu_writel(port, new, PCIE_CAP_PCIEXP + PCI_EXP_DEVCTL);
pcie_capability_set_word(dev, PCI_EXP_DEVCTL, PCI_EXP_DEVCTL_RELAX_EN);
status = rockchip_pcie_read(rockchip, PCIE_RC_CONFIG_CR + PCI_EXP_DEVCTL);
rockchip_pcie_write(rockchip, status, PCIE_RC_CONFIG_CR + PCI_EXP_DEVCTL);
pcie_capability_clear_and_set_word(dev, PCI_EXP_DEVCTL,
[PCI_EXP_DEVCTL / 4] = {
pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &cap[i++]);
pcie_capability_write_word(dev, PCI_EXP_DEVCTL, cap[i++]);
pcie_capability_set_word(dev, PCI_EXP_DEVCTL, PCI_EXP_DEVCTL_BCR_FLR);
pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &ctl);
ret = pcie_capability_clear_and_set_word(dev, PCI_EXP_DEVCTL,
pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &ctl);
ret = pcie_capability_clear_and_set_word(dev, PCI_EXP_DEVCTL,
pcie_capability_read_word(dev, PCI_EXP_DEVCTL, ®16);
pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &devctl);
rc = pcie_capability_set_word(dev, PCI_EXP_DEVCTL, PCI_EXP_AER_FLAGS);
ret = pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &ctl);
pcie_capability_clear_word(dev, PCI_EXP_DEVCTL,
pcie_capability_set_word(dev, PCI_EXP_DEVCTL,
pcie_capability_read_word(dev, PCI_EXP_DEVCTL, &v);
pcie_capability_clear_word(dev, PCI_EXP_DEVCTL,
pcie_capability_clear_word(root_port, PCI_EXP_DEVCTL,
pcie_capability_read_word(pdev, PCI_EXP_DEVCTL, &cap[i++]);
pcie_capability_clear_and_set_word(pdev, PCI_EXP_DEVCTL,
pcie_capability_clear_and_set_word(pdev, PCI_EXP_DEVCTL,
pcie_capability_read_word(hw->pdev, PCI_EXP_DEVCTL, &devctl);
pcie_capability_read_word(a->pcid, PCI_EXP_DEVCTL, &devcontrol);
pcie_capability_write_word(a->pcid, PCI_EXP_DEVCTL,
offset + PCI_EXP_DEVCTL);
p_setw(perm, PCI_EXP_DEVCTL,