is_creg
else if (rvc_enabled() && is_creg(rd) && rs == RV_REG_SP && is_10b_uint(imm) &&
if (rvc_enabled() && is_creg(rd) && rd == rs && is_6b_int(imm))
if (rvc_enabled() && is_creg(rd) && rd == rs && imm && (u32)imm < __riscv_xlen)
if (rvc_enabled() && is_creg(rd) && rd == rs && imm && (u32)imm < __riscv_xlen)
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))
else if (rvc_enabled() && is_creg(rd) && is_creg(rs1) && is_7b_uint(off) && !(off & 0x3))
else if (rvc_enabled() && is_creg(rs1) && is_creg(rs2) && is_7b_uint(off) && !(off & 0x3))
else if (rvc_enabled() && is_creg(rd) && is_creg(rs1) && is_8b_uint(off) && !(off & 0x7))
else if (rvc_enabled() && is_creg(rs1) && is_creg(rs2) && is_8b_uint(off) && !(off & 0x7))
if (rvc_enabled() && is_creg(rd) && rd == rs1 && is_creg(rs2))