set_val
rc = set_val(handles, pg, name, value);
rc = set_val(handles, pg, name, value);
uint16_t set_val;
set_val = ddi_ffs(value & 0xffff);
if ((set_val > 0) && (set_val <= 8)) {
set_val--;
set_val | (set_val << 8));
uint32_t set_val;
set_val = ddi_ffs(value & 0xffffffffU);
set_val--;
switch (set_val) {
set_val = !set_val;
val |= set_val ? 0x44 : 0x40;
val |= set_val ? HCFG_GPOUT0 : 0;
uint32_t set_val;
set_val = ddi_ffs(value & 0xffffffffU);
set_val--;
switch (set_val) {
emu10k_write_gpr(devc, GPR_REC_AC97, (set_val == INPUT_AC97));
emu10k_write_gpr(devc, GPR_REC_SPDIF1, (set_val == INPUT_SPD1));
emu10k_write_gpr(devc, GPR_REC_SPDIF2, (set_val == INPUT_SPD2));
emu10k_write_gpr(devc, GPR_REC_DIGCD, (set_val == INPUT_DIGCD));
emu10k_write_gpr(devc, GPR_REC_AUX2, (set_val == INPUT_AUX2));
emu10k_write_gpr(devc, GPR_REC_LINE2, (set_val == INPUT_LINE2));
emu10k_write_gpr(devc, GPR_REC_PCM, (set_val == INPUT_STEREOMIX));
uint32_t set_val;
set_val = ddi_ffs(val & 0xffff) - 1;
switch (set_val) {
u32 delay_idx = 0, val, set_val = enable ? 1 : 0;
PGLUE_B_REG_INTERNAL_PFID_ENABLE_MASTER, set_val);
if (val == set_val)
if (val != set_val) {