usr/src/cmd/pcieadm/pcieadm_bar.c

364

arg.pblo_addr = raw[i] & PCI_BASE_IO_ADDR_M;

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

779

uint32_t addr = barp[i] & PCI_BASE_IO_ADDR_M;

usr/src/uts/common/io/e1000g/e1000g_debug.c

559

size_mask = PCI_BASE_IO_ADDR_M;

usr/src/uts/i86pc/io/pci/pci_tools.c

973

addr = raw[idx] & PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/hotplug/pcicfg/pcicfg.c

3181

base = PCI_BASE_IO_ADDR_M & base;

usr/src/uts/intel/io/pci/pci_boot.c

2553

value &= PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/pci/pci_boot.c

2572

regs->pci_phys_low = base & PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/pci/pci_boot.c

2584

type = base & ~PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/pci/pci_boot.c

2585

base &= PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/pci/pci_boot.c

2628

nbase &= PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/pciex/pcie_nvidia.c

216

base & PCI_BASE_IO_ADDR_M;

usr/src/uts/intel/io/pciex/pcie_nvidia.c

225

base & PCI_BASE_IO_ADDR_M;

usr/src/uts/sun4/io/pcicfg.c

3356

base = PCI_BASE_IO_ADDR_M & base;

usr/src/uts/sun4/io/px/px_tools.c

560

*bar_p &= PCI_BASE_IO_ADDR_M;

usr/src/uts/sun4u/io/pci/pci_tools.c

770

*bar &= PCI_BASE_IO_ADDR_M;