AR_STA_ID1
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_WRITE(ah, AR_STA_ID1,
(OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_DEFAULT_ANTENNA)
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_READ(ah, AR_STA_ID1) &~ (AR_STA_ID1_DEFAULT_ANTENNA | AR_STA_ID1_PCF));
val = OS_REG_READ(ah, AR_STA_ID1);
uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_DEFAULT_ANTENNA);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4));
val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff;
OS_REG_WRITE(ah, AR_STA_ID1, val
OS_REG_WRITE(ah, AR_STA_ID1, val
OS_REG_WRITE(ah, AR_STA_ID1, val
OS_REG_WRITE(ah, AR_STA_ID1, val
val = OS_REG_READ(ah, AR_STA_ID1);
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
val = OS_REG_READ(ah, AR_STA_ID1) & 0xffff;
OS_REG_WRITE(ah, AR_STA_ID1, val
OS_REG_WRITE(ah, AR_STA_ID1, val
OS_REG_WRITE(ah, AR_STA_ID1, val
macStaId1 = OS_REG_READ(ah, AR_STA_ID1) & AR_STA_ID1_BASE_RATE_11B;
OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
val = OS_REG_READ(ah, AR_STA_ID1);
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
reg = OS_REG_READ(ah, AR_STA_ID1);
OS_REG_WRITE(ah, AR_STA_ID1, reg | AR_STA_ID1_BASE_RATE_11B);
OS_REG_WRITE(ah, AR_STA_ID1, reg &~ AR_STA_ID1_BASE_RATE_11B);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
val = OS_REG_READ(ah, AR_STA_ID1);
OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_STA_AP
OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_ADHOC
OS_REG_WRITE(ah, AR_STA_ID1, val | AR_STA_ID1_KSRCH_MODE);
macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
val = OS_REG_READ(ah, AR_STA_ID1);
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
OS_REG_WRITE(ah, AR_STA_ID1, LE_READ_2(ahp->ah_macaddr + 4)
OS_REG_WRITE(ah, AR_STA_ID1,
OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PRESERVE_SEQNUM);
reg = (OS_REG_READ(ah, AR_STA_ID1) | (1<<22));
OS_REG_WRITE(ah,AR_STA_ID1, reg);