sys/powerpc/aim/aim_machdep.c

721

cache_reg = mfspr(SPR_L3CR);

sys/powerpc/aim/aim_machdep.c

724

mtspr(SPR_L3CR, cache_reg);

sys/powerpc/aim/aim_machdep.c

726

mtspr(SPR_L3CR, cache_reg | L3CR_L3HWF);

sys/powerpc/aim/aim_machdep.c

727

while (mfspr(SPR_L3CR) & L3CR_L3HWF)

sys/powerpc/aim/aim_machdep.c

731

mtspr(SPR_L3CR, cache_reg);

sys/powerpc/aim/aim_machdep.c

733

mtspr(SPR_L3CR, cache_reg | L3CR_L3I);

sys/powerpc/aim/aim_machdep.c

735

while (mfspr(SPR_L3CR) & L3CR_L3I)

sys/powerpc/aim/mp_cpudep.c

179

ccr = mfspr(SPR_L3CR);

sys/powerpc/aim/mp_cpudep.c

185

mtspr(SPR_L3CR, ccr);

sys/powerpc/aim/mp_cpudep.c

187

mtspr(SPR_L3CR, ccr);

sys/powerpc/aim/mp_cpudep.c

189

mtspr(SPR_L3CR, ccr);

sys/powerpc/aim/mp_cpudep.c

190

mtspr(SPR_L3CR, ccr | L3CR_L3I);

sys/powerpc/aim/mp_cpudep.c

191

while (mfspr(SPR_L3CR) & L3CR_L3I)

sys/powerpc/aim/mp_cpudep.c

193

mtspr(SPR_L3CR, ccr & ~L3CR_L3CLKEN);

sys/powerpc/aim/mp_cpudep.c

196

mtspr(SPR_L3CR, ccr);

sys/powerpc/aim/mp_cpudep.c

200

mtspr(SPR_L3CR, ccr);

sys/powerpc/aim/mp_cpudep.c

291

bsp_state[3] = mfspr(SPR_L3CR);

sys/powerpc/powerpc/cpu.c

572

if (mfspr(SPR_L3CR) & L3CR_L3E)

sys/powerpc/powerpc/cpu.c

574

mfspr(SPR_L3CR) & L3CR_L3SIZ ? '2' : '1');