AW_CLK_NMM
case AW_CLK_NMM:
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ddr0_clk },
{ .type = AW_CLK_NMM, .clk.nmm = &pll_periph0_4x_clk },
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ve_clk },
{ .type = AW_CLK_NMM, .clk.nmm = &pll_audio0_4x_clk },
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ddr0_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_peri0_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_peri1_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_gpu_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_video0_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_video1_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ve_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_de_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_hsic_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ddr0_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ddr1_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_peri0_2x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_peri1_2x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_gpu_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_video0_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_video1_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_video2_4x_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_ve_clk},
{ .type = AW_CLK_NMM, .clk.nmm = &pll_de_clk},