A37X0_SPI_CONF
reg = A37X0_SPI_READ(sc, A37X0_SPI_CONF);
A37X0_SPI_WRITE(sc, A37X0_SPI_CONF, reg | A37X0_SPI_FIFO_FLUSH);
err = a37x0_spi_wait(sc, 20, A37X0_SPI_CONF, A37X0_SPI_FIFO_FLUSH);
reg = A37X0_SPI_READ(sc, A37X0_SPI_CONF);
A37X0_SPI_WRITE(sc, A37X0_SPI_CONF, reg | A37X0_SPI_SRST);
A37X0_SPI_WRITE(sc, A37X0_SPI_CONF, reg);
reg = A37X0_SPI_READ(sc, A37X0_SPI_CONF);
A37X0_SPI_WRITE(sc, A37X0_SPI_CONF, reg);
reg = A37X0_SPI_READ(sc, A37X0_SPI_CONF);
A37X0_SPI_WRITE(sc, A37X0_SPI_CONF, reg);
reg = A37X0_SPI_READ(sc, A37X0_SPI_CONF);
A37X0_SPI_WRITE(sc, A37X0_SPI_CONF, reg);