ATA_S_COMPLETE
if (ahci_poll(ccb, 1000, ahci_quick_timeout) != ATA_S_COMPLETE) {
if (ahci_poll(ccb, 1000, ahci_quick_timeout) != ATA_S_COMPLETE) {
ccb->ccb_xa.state == ATA_S_COMPLETE) {
ccb->ccb_xa.state = ATA_S_COMPLETE;
if (ahci_poll(ccb, 1000, ahci_quick_timeout) != ATA_S_COMPLETE) {
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE)
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE)
ccb->ccb_xa.state = ATA_S_COMPLETE;
case ATA_S_COMPLETE:
case ATA_S_COMPLETE:
case ATA_S_COMPLETE:
if (ahci_ata_cmd(xa) != ATA_S_COMPLETE) {
xa->state = ATA_S_COMPLETE;
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE)
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE)
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE)
if (ahci_ata_cmd(xa) != ATA_S_COMPLETE) {
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE)
if (ahci_poll(ccb, 1000, ahci_quick_timeout) != ATA_S_COMPLETE) {
if (ahci_poll(ccb, 5000, ahci_quick_timeout) != ATA_S_COMPLETE) {
if (ahci_poll(ccb, 1000, ahci_ata_cmd_timeout) != ATA_S_COMPLETE) {
if (ahci_poll(ccb, 1000, ahci_ata_cmd_timeout) != ATA_S_COMPLETE) {
if (ahci_ata_cmd(xa) == ATA_S_COMPLETE) {
ccb->ccb_xa.state = ATA_S_COMPLETE;
if (status != ATA_S_COMPLETE) {
if (status == ATA_S_COMPLETE) {
ccb->ccb_xa.state = ATA_S_COMPLETE;
if (sili_poll(ccb, 8000, sili_quick_timeout) != ATA_S_COMPLETE) {
case ATA_S_COMPLETE:
case ATA_S_COMPLETE:
case ATA_S_COMPLETE:
if (sili_ata_cmd(xa) != ATA_S_COMPLETE) {
xa->state = ATA_S_COMPLETE;
if (sili_ata_cmd(xa) == ATA_S_COMPLETE)
if (sili_ata_cmd(xa) == ATA_S_COMPLETE)
if (sili_ata_cmd(xa) == ATA_S_COMPLETE)
if (sili_ata_cmd(xa) != ATA_S_COMPLETE) {
if (sili_poll(ccb, timeout, sili_quick_timeout) != ATA_S_COMPLETE) {
if (sili_ata_cmd(xa) == ATA_S_COMPLETE)
if (sili_ata_cmd(xa) == ATA_S_COMPLETE) {
if (sili_ata_cmd(xa) == ATA_S_COMPLETE)