AQ_WRITE_REG
AQ_WRITE_REG(sc, AQ_FW_GLB_CTL2_REG, 0x40e1);
AQ_WRITE_REG(sc, AQ_FW_GLB_CPU_SEM_REG(0), 1);
AQ_WRITE_REG(sc, AQ_MBOXIF_POWER_GATING_CONTROL_REG, 0);
AQ_WRITE_REG(sc, FW_BOOT_EXIT_CODE_REG, RBL_STATUS_DEAD);
AQ_WRITE_REG(sc, AQ_FW_GLB_CTL2_REG, 0x40e0);
AQ_WRITE_REG(sc, AQ_FW_GLB_CTL2_REG, 0x40e1);
AQ_WRITE_REG(sc, AQ_GLB_NVR_PROVISIONING2_REG, 0x00a0);
AQ_WRITE_REG(sc, AQ_GLB_NVR_INTERFACE1_REG, 0x009f);
AQ_WRITE_REG(sc, AQ_GLB_NVR_INTERFACE1_REG, 0x809f);
AQ_WRITE_REG(sc, AQ_FW_SOFTRESET_REG, v);
AQ_WRITE_REG(sc, AQ_FW_GLB_CTL2_REG, 0x80e0);
AQ_WRITE_REG(sc, AQ_MBOXIF_POWER_GATING_CONTROL_REG, 0);
AQ_WRITE_REG(sc, AQ_GLB_GENERAL_PROVISIONING9_REG, 1);
AQ_WRITE_REG(sc, AQ_FW_GLB_CTL2_REG, 0x180e0);
AQ_WRITE_REG(sc, AQ_FW_GLB_CTL2_REG, 0x80e0);
AQ_WRITE_REG(sc, AQ_FW_GLB_CPU_SEM_REG(0), 1);
AQ_WRITE_REG(sc, AQ_FW_SOFTRESET_REG, v);
AQ_WRITE_REG(sc, FW1X_MPI_INIT2_REG, data);
AQ_WRITE_REG(sc, FW1X_MPI_INIT1_REG, 0);
AQ_WRITE_REG(sc, AQ2_MCP_HOST_REQ_INT_CLR_REG, 1);
AQ_WRITE_REG(sc, AQ2_MIF_BOOT_REG, 1); /* reboot request */
AQ_WRITE_REG(sc, AQ_FW_SEM_RAM_REG, 1);
AQ_WRITE_REG(sc, AQ_FW_MBOX_ADDR_REG, addr);
AQ_WRITE_REG(sc, AQ_FW_SEM_RAM_REG, 1);
AQ_WRITE_REG(sc, AQ2_MIF_HOST_FINISHED_STATUS_WRITE_REG,
AQ_WRITE_REG(sc, AQ2_FW_INTERFACE_IN_MTU_REG,
AQ_WRITE_REG(sc, AQ2_FW_INTERFACE_IN_REQUEST_POLICY_REG, v);
AQ_WRITE_REG(sc, AQ2_FW_INTERFACE_IN_LINK_OPTIONS_REG, v);
AQ_WRITE_REG(sc, AQ_PCI_REG_CONTROL_6_REG,
AQ_WRITE_REG(sc, AQ_HW_TX_DMA_TOTAL_REQ_LIMIT_REG, 24);
AQ_WRITE_REG(sc, AQ_INTR_CTRL_REG, AQ_INTR_CTRL_RESET_DIS);
AQ_WRITE_REG(sc, AQ_INTR_AUTOMASK_REG, 0xffffffff);
AQ_WRITE_REG(sc, AQ_GEN_INTR_MAP_REG(0),
AQ_WRITE_REG(sc, AQ_GEN_INTR_MAP_REG(3),
AQ_WRITE_REG(sc, TX_TPO2_REG,
AQ_WRITE_REG(sc, RX_FLR_RSS_CONTROL1_REG,
AQ_WRITE_REG(sc, RX_FLR_RSS_CONTROL1_REG, 0);
AQ_WRITE_REG(sc, RPF_MCAST_FILTER_MASK_REG, 0);
AQ_WRITE_REG(sc, RPF_MCAST_FILTER_REG(0), 0x00010fff);
AQ_WRITE_REG(sc, RX_TCP_RSS_HASH_REG,
AQ_WRITE_REG(sc, RX_TCP_RSS_HASH_REG, 0);
AQ_WRITE_REG(sc, RPF_L2UC_LSW_REG(index), l);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(0), 0x00000000);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(1), 0x00000000);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(2), 0x01010101);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(3), 0x01010101);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(4), 0x02020202);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(5), 0x02020202);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(6), 0x03030303);
AQ_WRITE_REG(sc, AQ2_TX_Q_TC_MAP_REG(7), 0x03030303);
AQ_WRITE_REG(sc, AQ2_RX_Q_TC_MAP_REG(0), 0x00000000);
AQ_WRITE_REG(sc, AQ2_RX_Q_TC_MAP_REG(1), 0x11111111);
AQ_WRITE_REG(sc, AQ2_RX_Q_TC_MAP_REG(2), 0x22222222);
AQ_WRITE_REG(sc, AQ2_RX_Q_TC_MAP_REG(3), 0x33333333);
AQ_WRITE_REG(sc, RPF_RSS_KEY_WR_DATA_REG, htobe32(rss_key[i]));
AQ_WRITE_REG(sc, RPF_RSS_REDIR_WR_DATA_REG, htole16(redir));
AQ_WRITE_REG(sc, TX_DMA_DESC_BASE_ADDRLSW_REG(tx->tx_q), paddr);
AQ_WRITE_REG(sc, TX_DMA_DESC_BASE_ADDRMSW_REG(tx->tx_q),
AQ_WRITE_REG(sc, TX_DMA_DESC_WRWB_THRESH_REG(tx->tx_q), 0);
AQ_WRITE_REG(sc, RX_DMA_DESC_BASE_ADDRLSW_REG(rx->rx_q), paddr);
AQ_WRITE_REG(sc, RX_DMA_DESC_BASE_ADDRMSW_REG(rx->rx_q),
AQ_WRITE_REG(sc, RX_DMA_DESC_TAIL_PTR_REG(rx->rx_q), rx->rx_cons);
AQ_WRITE_REG(sc, RX_DMA_DESC_TAIL_PTR_REG(rx->rx_q), rx->rx_prod);
AQ_WRITE_REG(sc, TX_DMA_DESC_TAIL_PTR_REG(tx->tx_q),
AQ_WRITE_REG(sc, AQ_INTR_STATUS_CLR_REG, clear);
AQ_WRITE_REG(sc, AQ_INTR_STATUS_REG, (1 << sc->sc_linkstat_irq));
AQ_WRITE_REG(sc, AQ_INTR_STATUS_CLR_REG, 0xffffffff);
AQ_WRITE_REG(sc, AQ_INTR_STATUS_CLR_REG,
AQ_WRITE_REG(sc, AQ_INTR_STATUS_CLR_REG,
AQ_WRITE_REG(sc, AQ_INTR_MASK_REG, imask);
AQ_WRITE_REG(sc, AQ_INTR_STATUS_CLR_REG, 0xffffffff);
AQ_WRITE_REG(sc, AQ2_RPF_ACT_ART_REQ_TAG_REG(idx), tag);
AQ_WRITE_REG(sc, AQ2_RPF_ACT_ART_REQ_MASK_REG(idx), mask);
AQ_WRITE_REG(sc, AQ2_RPF_ACT_ART_REQ_ACTION_REG(idx), action);
AQ_WRITE_REG(sc, AQ2_ART_SEM_REG, 1);
AQ_WRITE_REG(sc, AQ_SMB_TX_DATA_REG, sff->sff_addr);
AQ_WRITE_REG(sc, AQ_SMB_PROVISIONING_REG, AQ_SMB_START_TRANSMIT);
AQ_WRITE_REG(sc, AQ_SMB_TX_DATA_REG, 0);
AQ_WRITE_REG(sc, AQ_SMB_PROVISIONING_REG, AQ_SMB_REPEAT_TRANSMIT);
AQ_WRITE_REG(sc, AQ_SMB_TX_DATA_REG, sff->sff_addr | 1);
AQ_WRITE_REG(sc, AQ_SMB_PROVISIONING_REG, AQ_SMB_START_READ_TRANSMIT);
AQ_WRITE_REG(sc, AQ_SMB_PROVISIONING_REG,
AQ_WRITE_REG(sc, AQ_SMB_PROVISIONING_REG, AQ_SMB_REPEAT_NACK_TRANSMIT);
AQ_WRITE_REG(sc, AQ_SMB_PROVISIONING_REG, AQ_SMB_STOP_TRANSMIT);
AQ_WRITE_REG((sc), (reg), _v); \
AQ_WRITE_REG(sc, reg, (uint32_t)val); \
AQ_WRITE_REG(sc, reg + 4, (uint32_t)(val >> 32)); \