FDI_TX_CTL
reg = FDI_TX_CTL(pipe);
intel_de_rmw(display, FDI_TX_CTL(pipe), FDI_TX_PLL_ENABLE, 0);
intel_de_posting_read(display, FDI_TX_CTL(pipe));
intel_de_rmw(display, FDI_TX_CTL(pipe), FDI_TX_ENABLE, 0);
intel_de_posting_read(display, FDI_TX_CTL(pipe));
intel_de_rmw(display, FDI_TX_CTL(pipe),
reg = FDI_TX_CTL(pipe);
cur_state = intel_de_read(display, FDI_TX_CTL(pipe)) & FDI_TX_ENABLE;
reg = FDI_TX_CTL(pipe);
intel_de_rmw(display, FDI_TX_CTL(pipe),
reg = FDI_TX_CTL(pipe);
intel_de_rmw(display, FDI_TX_CTL(pipe),
intel_de_posting_read(display, FDI_TX_CTL(pipe));
reg = FDI_TX_CTL(pipe);
intel_de_rmw(display, FDI_TX_CTL(pipe),
intel_de_posting_read(display, FDI_TX_CTL(pipe));
reg = FDI_TX_CTL(pipe);
reg = FDI_TX_CTL(pipe);
intel_de_rmw(display, FDI_TX_CTL(pipe),
cur_state = intel_de_read(display, FDI_TX_CTL(pipe)) & FDI_TX_PLL_ENABLE;
fdi_tx_ctl = FDI_TX_CTL(pipe);
calc_index(offset, FDI_TX_CTL(PIPE_A), FDI_TX_CTL(PIPE_B), FDI_TX_CTL(PIPE_C))