urtw_write8_m
urtw_write8_m(sc, URTW_EPROM_CMD, URTW_EPROM_CMD_PROGRAM_MODE);
urtw_write8_m(sc, URTW_EPROM_CMD, URTW_EPROM_CMD_NORMAL_MODE);
urtw_write8_m(sc, URTW_EPROM_CMD, data | URTW_EPROM_WRITEBIT);
urtw_write8_m(sc, URTW_EPROM_CMD, data & ~URTW_EPROM_WRITEBIT);
urtw_write8_m(sc, URTW_EPROM_CMD, data | URTW_EPROM_CK);
urtw_write8_m(sc, URTW_EPROM_CMD, data & ~URTW_EPROM_CK);
urtw_write8_m(sc, URTW_EPROM_CMD, data | URTW_EPROM_CS);
urtw_write8_m(sc, URTW_EPROM_CMD, data & ~URTW_EPROM_CS);
urtw_write8_m(sc, URTW_EPROM_CMD, data);
urtw_write8_m(sc, URTW_CONFIG3, data | URTW_CONFIG3_ANAPARAM_WRITE);
urtw_write8_m(sc, URTW_CONFIG3, data & ~URTW_CONFIG3_ANAPARAM_WRITE);
urtw_write8_m(sc, URTW_CONFIG3, data | URTW_CONFIG3_ANAPARAM_WRITE);
urtw_write8_m(sc, URTW_CONFIG3, data & ~URTW_CONFIG3_ANAPARAM_WRITE);
urtw_write8_m(sc, URTW_CMD, data);
urtw_write8_m(sc, URTW_GPIO, 0x01);
urtw_write8_m(sc, URTW_GP_ENABLE, 0x00);
urtw_write8_m(sc, URTW_GPIO, 0x01);
urtw_write8_m(sc, URTW_GP_ENABLE, 0x01);
urtw_write8_m(sc, URTW_MSR, data);
urtw_write8_m(sc, URTW_RESP_RATE,
urtw_write8_m(sc, URTW_CMD, data | URTW_CMD_RX_ENABLE);
urtw_write8_m(sc, URTW_CW_CONF, data8);
urtw_write8_m(sc, URTW_TX_AGC_CTL, data8);
urtw_write8_m(sc, URTW_CMD, data8 | URTW_CMD_TX_ENABLE);
urtw_write8_m(sc, 0x85, 0);
urtw_write8_m(sc, URTW_GPIO, 0);
urtw_write8_m(sc, 0x85, 4);
urtw_write8_m(sc, URTW_WPA_CONFIG, 0);
urtw_write8_m(sc, URTW_RATE_FALLBACK, 0x81);
urtw_write8_m(sc, URTW_TALLY_SEL, 0x80);
urtw_write8_m(sc, 0xff, 0x60);
urtw_write8_m(sc, 0x85, 4);
urtw_write8_m(sc, URTW_RF_PINS_SELECT + 1, 0);
urtw_write8_m(sc, URTW_GPIO, 0);
urtw_write8_m(sc, URTW_RF_PINS_SELECT + 1, 4);
urtw_write8_m(sc, URTW_GPIO, 0x20);
urtw_write8_m(sc, URTW_GP_ENABLE, 0);
urtw_write8_m(sc, 0x7f, ((phyw & 0xff000000) >> 24));
urtw_write8_m(sc, 0x7e, ((phyw & 0x00ff0000) >> 16));
urtw_write8_m(sc, 0x7d, ((phyw & 0x0000ff00) >> 8));
urtw_write8_m(sc, 0x7c, ((phyw & 0x000000ff)));
urtw_write8_m(sc, URTW_TX_GAIN_CCK,
urtw_write8_m(sc, URTW_TX_GAIN_OFDM,
urtw_write8_m(sc, URTW_TX_ANTENNA, ant);
urtw_write8_m(sc, URTW_CONFIG3, 0x44);
urtw_write8_m(sc, 0x5b, 0x0d);
urtw_write8_m(sc, URTW_SIFS, 0x22);
urtw_write8_m(sc, URTW_SLOT, IEEE80211_DUR_DS_SHSLOT);
urtw_write8_m(sc, URTW_SLOT, IEEE80211_DUR_DS_SLOT);
urtw_write8_m(sc, URTW_DIFS, 0x14);
urtw_write8_m(sc, URTW_8187_EIFS, 0x5b - 0x14);
urtw_write8_m(sc, URTW_CW_VAL, 0x73);
urtw_write8_m(sc, URTW_DIFS, 0x24);
urtw_write8_m(sc, URTW_8187_EIFS, 0x5b - 0x24);
urtw_write8_m(sc, URTW_CW_VAL, 0xa5);
urtw_write8_m(sc, URTW_CMD, data);
urtw_write8_m(sc, URTW_TX_GAIN_CCK,
urtw_write8_m(sc, URTW_TX_GAIN_OFDM,
urtw_write8_m(sc, URTW_CONFIG3, 0x44);
urtw_write8_m(sc, 0x5b, 0x0d);
urtw_write8_m(sc, URTW_SIFS, 0x22);
urtw_write8_m(sc, URTW_SLOT, IEEE80211_DUR_DS_SHSLOT);
urtw_write8_m(sc, URTW_SLOT, IEEE80211_DUR_DS_SLOT);
urtw_write8_m(sc, URTW_DIFS, 0x14);
urtw_write8_m(sc, URTW_8187_EIFS, 0x5b - 0x14);
urtw_write8_m(sc, URTW_CW_VAL, 0x73);
urtw_write8_m(sc, URTW_DIFS, 0x24);
urtw_write8_m(sc, URTW_8187_EIFS, 0x5b - 0x24);
urtw_write8_m(sc, URTW_CW_VAL, 0xa5);
urtw_write8_m(sc, URTW_CONFIG3, data | URTW_CONFIG3_ANAPARAM_WRITE |
urtw_write8_m(sc, URTW_ANAPARAM3, URTW_8187B_8225_ANAPARAM3_ON);
urtw_write8_m(sc, 0x61, 0x10);
urtw_write8_m(sc, 0x62, data & ~(1 << 5));
urtw_write8_m(sc, 0x62, data | (1 << 5));
urtw_write8_m(sc, URTW_CONFIG3, data & ~URTW_CONFIG3_ANAPARAM_WRITE);
urtw_write8_m(sc, URTW_CMD, data);
urtw_write8_m(sc, URTW_CMD, URTW_CMD_TX_ENABLE |
urtw_write8_m(sc, 0xdb, data | (1 << 2));
urtw_write8_m(sc, 0x61, 0);
urtw_write8_m(sc, 0xda, 0x10);
urtw_write8_m(sc, URTW_ACM_CONTROL, 0);
urtw_write8_m(sc, URTW_SIFS, 0x22);
urtw_write8_m(sc, URTW_SLOT, slot);
urtw_write8_m(sc, URTW_AC_VO, aifs);
urtw_write8_m(sc, URTW_AC_VI, aifs);
urtw_write8_m(sc, URTW_AC_BE, aifs);
urtw_write8_m(sc, URTW_AC_BK, aifs);
urtw_write8_m(sc, URTW_DIFS, difs);
urtw_write8_m(sc, URTW_8187B_EIFS, eifs);
urtw_write8_m(sc, URTW_CW_CONF, data |
urtw_write8_m(sc, URTW_TX_AGC_CTL, data |
urtw_write8_m(sc, URTW_RATE_FALLBACK, data |
urtw_write8_m(sc, URTW_CONFIG1, (data & 0x3f) | 0x80);
urtw_write8_m(sc, URTW_WPA_CONFIG, 0);
urtw_write8_m(sc, URTW_CONFIG3, data | URTW_CONFIG3_ANAPARAM_WRITE);
urtw_write8_m(sc, URTW_TX_GAIN_CCK, 0x03);
urtw_write8_m(sc, URTW_TX_GAIN_OFDM, 0x07);
urtw_write8_m(sc, URTW_TX_ANTENNA, 0x03);
urtw_write8_m(sc, URTW_TX_GAIN_CCK,
urtw_write8_m(sc, URTW_TX_GAIN_OFDM,