nep_write
nep_write(sc, RX_DMA_CTL_STAT(sc->sc_port), val);
nep_write(sc, IPP_CFIG(sc->sc_port), val);
nep_write(sc, IPP_CFIG(sc->sc_port), val);
nep_write(sc, IPP_MSK(sc->sc_port), 0);
nep_write(sc, IPP_CFIG(sc->sc_port), val);
nep_write(sc, IPP_DFIFO_WR_PTR(sc->sc_port), addr);
nep_write(sc, IPP_DFIFO_WR1(sc->sc_port), 0);
nep_write(sc, IPP_DFIFO_WR2(sc->sc_port), 0);
nep_write(sc, IPP_DFIFO_WR3(sc->sc_port), 0);
nep_write(sc, IPP_DFIFO_WR4(sc->sc_port), 0);
nep_write(sc, IPP_DFIFO_WR5(sc->sc_port), 0);
nep_write(sc, IPP_CFIG(sc->sc_port), val);
nep_write(sc, IPP_DFIFO_RD_PTR(sc->sc_port), addr);
nep_write(sc, XRXMAC_SW_RST(sc->sc_port),
nep_write(sc, XMAC_ADDR0(sc->sc_port), addr0);
nep_write(sc, XMAC_ADDR1(sc->sc_port), addr1);
nep_write(sc, XMAC_ADDR2(sc->sc_port), addr2);
nep_write(sc, XMAC_ADDR_CMPEN(sc->sc_port), 0);
nep_write(sc, XMAC_ADD_FILT0(sc->sc_port), 0);
nep_write(sc, XMAC_ADD_FILT1(sc->sc_port), 0);
nep_write(sc, XMAC_ADD_FILT2(sc->sc_port), 0);
nep_write(sc, XMAC_ADD_FILT12_MASK(sc->sc_port), 0);
nep_write(sc, XMAC_ADD_FILT00_MASK(sc->sc_port), 0);
nep_write(sc, XMAC_HASH_TBL(sc->sc_port, i), 0);
nep_write(sc, XMAC_HOST_INFO(sc->sc_port, i), sc->sc_port);
nep_write(sc, RXMAC_SW_RST(sc->sc_port), RXMAC_SW_RST_SW_RST);
nep_write(sc, RXMAC_CONFIG(sc->sc_port), val);
nep_write(sc, BMAC_ADDR0(sc->sc_port), addr0);
nep_write(sc, BMAC_ADDR1(sc->sc_port), addr1);
nep_write(sc, BMAC_ADDR2(sc->sc_port), addr2);
nep_write(sc, BMAC_ALTAD_CMPEN(sc->sc_port), 1);
nep_write(sc, MAC_ADDR_FILT0(sc->sc_port), 0);
nep_write(sc, MAC_ADDR_FILT1(sc->sc_port), 0);
nep_write(sc, MAC_ADDR_FILT2(sc->sc_port), 0);
nep_write(sc, MAC_ADDR_FILT12_MASK(sc->sc_port), 0);
nep_write(sc, MAC_ADDR_FILT00_MASK(sc->sc_port), 0);
nep_write(sc, MAC_HASH_TBL(sc->sc_port, i), 0);
nep_write(sc, BMAC_HOST_INFO(sc->sc_port, i), sc->sc_port);
nep_write(sc, RXDMA_CFIG1(chan), RXDMA_CFIG1_RST);
nep_write(sc, RX_LOG_MASK1(chan), 0);
nep_write(sc, RX_LOG_VALUE1(chan), 0);
nep_write(sc, RX_LOG_MASK2(chan), 0);
nep_write(sc, RX_LOG_VALUE2(chan), 0);
nep_write(sc, RX_LOG_PAGE_RELO1(chan), 0);
nep_write(sc, RX_LOG_PAGE_RELO2(chan), 0);
nep_write(sc, RX_LOG_PAGE_HDL(chan), 0);
nep_write(sc, RX_LOG_PAGE_VLD(chan),
nep_write(sc, RX_DMA_ENT_MSK(chan), RX_DMA_ENT_MSK_RBR_EMPTY);
nep_write(sc, RX_DMA_CTL_STAT(chan), RX_DMA_CTL_STAT_MEX);
nep_write(sc, RXDMA_CFIG1(chan), val);
nep_write(sc, RXDMA_CFIG2(chan), val);
nep_write(sc, RBR_CFIG_A(chan), val);
nep_write(sc, RBR_CFIG_B(chan), val);
nep_write(sc, RBR_KICK(chan), 0);
nep_write(sc, RCRCFIG_A(chan), val);
nep_write(sc, RCRCFIG_B(chan), val);
nep_write(sc, DEF_PT_RDC(sc->sc_port), chan);
nep_write(sc, RDC_TBL(sc->sc_port, i), chan);
nep_write(sc, XTXMAC_SW_RST(sc->sc_port),
nep_write(sc, XMAC_CONFIG(sc->sc_port), val);
nep_write(sc, XMAC_IPG(sc->sc_port), val);
nep_write(sc, XMAC_MIN(sc->sc_port), val);
nep_write(sc, XMAC_MAX(sc->sc_port), ETHER_MAX_LEN);
nep_write(sc, TXMAC_FRM_CNT(sc->sc_port), 0);
nep_write(sc, TXMAC_BYTE_CNT(sc->sc_port), 0);
nep_write(sc, TXMAC_SW_RST(sc->sc_port), TXMAC_SW_RST_SW_RST);
nep_write(sc, BMAC_MIN(sc->sc_port), 0x40);
nep_write(sc, BMAC_MAX(sc->sc_port), ETHER_MAX_LEN |
nep_write(sc, MAC_CTRL_TYPE(sc->sc_port), 0x8808);
nep_write(sc, MAC_PA_SIZE(sc->sc_port), 0x7);
nep_write(sc, TXC_CONTROL, val);
nep_write(sc, TXC_PORT_DMA(sc->sc_port), 1ULL << chan);
nep_write(sc, TXC_INT_MASK, val);
nep_write(sc, TX_CS(chan), val);
nep_write(sc, TX_LOG_MASK1(chan), 0);
nep_write(sc, TX_LOG_VALUE1(chan), 0);
nep_write(sc, TX_LOG_MASK2(chan), 0);
nep_write(sc, TX_LOG_VALUE2(chan), 0);
nep_write(sc, TX_LOG_PAGE_RELO1(chan), 0);
nep_write(sc, TX_LOG_PAGE_RELO2(chan), 0);
nep_write(sc, TX_LOG_PAGE_HDL(chan), 0);
nep_write(sc, TX_LOG_PAGE_VLD(chan),
nep_write(sc, TX_RING_KICK(chan), 0);
nep_write(sc, TXC_DMA_MAX(chan), ETHER_MAX_LEN + 64);
nep_write(sc, TX_ENT_MSK(chan), 0);
nep_write(sc, TX_RNG_CFIG(chan), val);
nep_write(sc, TX_CS(chan), 0);
nep_write(sc, XMAC_CONFIG(sc->sc_port), val);
nep_write(sc, RXMAC_CONFIG(sc->sc_port), val);
nep_write(sc, XMAC_CONFIG(sc->sc_port), val);
nep_write(sc, RXMAC_CONFIG(sc->sc_port), val);
nep_write(sc, TX_CS(sc->sc_port), val);
nep_write(sc, RXDMA_CFIG1(sc->sc_port), val);
nep_write(sc, XMAC_CONFIG(sc->sc_port), val);
nep_write(sc, PCS_DPATH_MODE(sc->sc_port), PCS_DPATH_MODE_MII);
nep_write(sc, PCS_MII_CTL(sc->sc_port), val);
nep_write(sc, XMAC_CONFIG(sc->sc_port), val);
nep_write(sc, TXMAC_CONFIG(sc->sc_port), val);
nep_write(sc, RXDMA_CFIG1(sc->sc_port), val);
nep_write(sc, LD_IM1(LDN_MAC(sc->sc_port)), 0);
nep_write(sc, LD_IM0(LDN_RXDMA(sc->sc_port)), 0);
nep_write(sc, LD_IM0(LDN_TXDMA(sc->sc_port)), 0);
nep_write(sc, LDGIMGN(sc->sc_port), LDGIMGN_ARM | 2);
nep_write(sc, LD_IM1(LDN_MAC(sc->sc_port)), 1);
nep_write(sc, LD_IM0(LDN_RXDMA(sc->sc_port)), 1);
nep_write(sc, LD_IM0(LDN_TXDMA(sc->sc_port)), 1);
nep_write(sc, IPP_CFIG(sc->sc_port), val);
nep_write(sc, XMAC_HASH_TBL(sc->sc_port, i), hash[i]);
nep_write(sc, MAC_HASH_TBL(sc->sc_port, i), hash[i]);
nep_write(sc, TX_RING_KICK(sc->sc_port), sc->sc_wrap | (frag << 3));
nep_write(sc, RBR_KICK(sc->sc_port), count);
nep_write(sc, RX_DMA_CTL_STAT(sc->sc_port), val);
void nep_write(struct nep_softc *, uint32_t, uint64_t);
nep_write(sc, SID(sc->sc_port), pa->pa_function << 5);
nep_write(sc, LDG_NUM(LDN_RXDMA(sc->sc_port)), sc->sc_port);
nep_write(sc, LDG_NUM(LDN_TXDMA(sc->sc_port)), sc->sc_port);
nep_write(sc, LDG_NUM(LDN_MAC(sc->sc_port)), sc->sc_port);
nep_write(sc, LDG_NUM(LDN_MIF), sc->sc_port);
nep_write(sc, LDG_NUM(LDN_SYSERR), sc->sc_port);
nep_write(sc, ZCP_INT_MASK, 0);
nep_write(sc, MIF_CONFIG, val);
nep_write(sc, LD_IM0(LDN_MIF), 0);
nep_write(sc, LD_IM1(LDN_SYSERR), 0);
nep_write(sc, MIF_FRAME_OUTPUT, frame);
nep_write(sc, MIF_FRAME_OUTPUT, frame);
nep_write(sc, XMAC_CONFIG(sc->sc_port), val);
nep_write(sc, MAC_XIF_CONFIG(sc->sc_port), val);
nep_write(sc, LDGIMGN(sc->sc_port), LDGIMGN_ARM | 2);
nep_write(sc, RX_DMA_CTL_STAT(sc->sc_port),