CAIL_PCIE_LINK_WIDTH_SUPPORT_X1
case CAIL_PCIE_LINK_WIDTH_SUPPORT_X1:
CAIL_PCIE_LINK_WIDTH_SUPPORT_X1);
CAIL_PCIE_LINK_WIDTH_SUPPORT_X1);
CAIL_PCIE_LINK_WIDTH_SUPPORT_X1);
CAIL_PCIE_LINK_WIDTH_SUPPORT_X1);
CAIL_PCIE_LINK_WIDTH_SUPPORT_X1);
CAIL_PCIE_LINK_WIDTH_SUPPORT_X1);
adev->pm.pcie_mlw_mask |= CAIL_PCIE_LINK_WIDTH_SUPPORT_X1;
#define AMDGPU_DEFAULT_PCIE_MLW_MASK (CAIL_PCIE_LINK_WIDTH_SUPPORT_X1 \
case CAIL_PCIE_LINK_WIDTH_SUPPORT_X1:
else if (adev->pm.pcie_mlw_mask & CAIL_PCIE_LINK_WIDTH_SUPPORT_X1)
else if (adev->pm.pcie_mlw_mask & CAIL_PCIE_LINK_WIDTH_SUPPORT_X1)
else if (adev->pm.pcie_mlw_mask & CAIL_PCIE_LINK_WIDTH_SUPPORT_X1)
else if (adev->pm.pcie_mlw_mask & CAIL_PCIE_LINK_WIDTH_SUPPORT_X1)
else if (adev->pm.pcie_mlw_mask & CAIL_PCIE_LINK_WIDTH_SUPPORT_X1)