SZ_4K
if (chunk_size < SZ_4K)
if (end - start != SZ_4K) {
{ SZ_2M - SZ_4K, SZ_64K | SZ_4K },
{ SZ_2M + SZ_4K, SZ_64K | SZ_4K },
{ SZ_2M + SZ_4K, SZ_2M | SZ_4K },
sz = max_t(u32, sz, SZ_4K);
unsigned int combination = SZ_4K; /* Required for ppGTT */
.size = SZ_64K + SZ_4K,
.size = SZ_64K - SZ_4K,
.size = SZ_2M - SZ_4K,
.size = SZ_2M + SZ_4K,
#define I830_WA_SIZE max(I830_TLB_ENTRIES * SZ_4K, I830_BATCH_LIMIT)
I915_PDES * SZ_4K);
ppgtt->base.vm.pd_shift = ilog2(SZ_4K * SZ_4K / sizeof(gen6_pte_t));
batch_init(&state, vma, start, bv->state_start, SZ_4K);
bv->state_start = round_up(SZ_1K + num_primitives(bv) * 64, SZ_4K);
bv->surface_start = bv->state_start + SZ_4K;
ppgtt->vm.pd_shift = ilog2(SZ_4K * SZ_4K / sizeof(gen8_pte_t));
#define GEN8_PAGE_SIZE (SZ_4K) /* page and page-directory sizes are the same */
ce->ring_size = SZ_4K;
return intel_engine_create_pinned_context(engine, engine->gt->vm, SZ_4K,
GRAPHICS_VER(gt->i915) == 2 ? SZ_256K : SZ_4K);
#define ICL_WOPCM_HW_CTX_RESERVED (SZ_32K + SZ_4K)
n * SZ_4K / 4, SZ_4K);
SZ_4K,
CHUNK_SZ - SZ_4K,
CHUNK_SZ + SZ_4K,
ce->ring_size = SZ_4K; /* Not too big */
SZ_4K,
SZ_4K,
err = create_watcher(&watcher[0], engine, SZ_4K);
NULL, SZ_4K,
*cs++ = (gsc->local->size / SZ_4K) | HECI1_FW_LIMIT_VALID;
#define GSC_VER_PKT_SZ SZ_4K
ce = intel_engine_create_pinned_context(engine, engine->gt->vm, SZ_4K,
buf = kmalloc(SZ_4K, GFP_NOWAIT);
buf, SZ_4K, 0)) {
#define CTB_H2G_BUFFER_SIZE (SZ_4K)
log->sizes[i].units = SZ_4K;
ce = intel_engine_create_pinned_context(engine, engine->gt->vm, SZ_4K,
#define PXP43_HUC_AUTH_INOUT_SIZE (SZ_4K)
SZ_4K,
ps = SZ_4K;
#define BO_SIZE SZ_4K
#define RES_SIZE SZ_4K
#define BO_SIZE SZ_4K
.size = SZ_4K,
.size = SZ_4K,
int num_pages = (size + SZ_4K) >> PAGE_SHIFT;