SMU__NUM_PCIE_DPM_LEVELS

44

#define SMU7_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS // PCIe speed and number of lanes.

64

#define SMU71_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS

112

#define SMU72_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS /* PCIe speed and number of lanes. */

108

#define SMU73_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS // PCIe speed and number of lanes.

137

#define SMU74_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS /* PCIe speed and number of lanes */

58

#define SMU75_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS

44

#define SMU7_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS // PCIe speed and number of lanes.