PTE_W
#define PTE_EXE_64 PTE_W
(PTE_AC | PTE_W | PTE_I | PTE_M | PTE_G | PTE_N);
#define PTE_RWX (PTE_R | PTE_W | PTE_X)
#define PTE_KERN (PTE_V | PTE_R | PTE_W | PTE_A | PTE_D)
[PROT_WRITE] = PTE_U|PTE_A|PTE_R|PTE_D|PTE_W,
[PROT_WRITE|PROT_READ] = PTE_U|PTE_A|PTE_R|PTE_D|PTE_W,
[PROT_EXEC|PROT_WRITE] = PTE_U|PTE_A|PTE_X|PTE_R|PTE_D|PTE_W,
[PROT_EXEC|PROT_WRITE|PROT_READ] = PTE_U|PTE_A|PTE_X|PTE_R|PTE_D|PTE_W,
[PROT_WRITE] = PTE_A|PTE_R|PTE_D|PTE_W,
[PROT_WRITE|PROT_READ] = PTE_A|PTE_R|PTE_D|PTE_W,
[PROT_EXEC|PROT_WRITE] = PTE_A|PTE_X|PTE_R|PTE_D|PTE_W,
[PROT_EXEC|PROT_WRITE|PROT_READ] = PTE_A|PTE_X|PTE_R|PTE_D|PTE_W,
rc = domain_load_map(dom, dmam, flags, PTE_R|PTE_W,
rc = domain_load_map(dom, dmam, flags, PTE_R|PTE_W,
if (domain_map_page(d, gpa, hpa, PTE_P | PTE_R | PTE_W, 0) != 0)
pte[i].val & PTE_W ? 'w' : ' ',
error = domain_map_page(dom, addr, addr, PTE_P | PTE_R | PTE_W, 0);
error = domain_map_page(dom, start, start, PTE_P | PTE_R | PTE_W, 0);
pte->val = paddr | PTE_P | PTE_R | PTE_W;
flags = PTE_P | PTE_R | PTE_W | PTE_IW | PTE_IR | PTE_NXTLVL(0);
rc = domain_load_map(dom, dmam, flags, PTE_R|PTE_W,
rc = domain_load_map(dom, dmam, flags, PTE_R|PTE_W,