PCI_BHLC_REG
bhlcr = pci_conf_read(pc, icutag, PCI_BHLC_REG);
case PCI_BHLC_REG:
bhlc = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
bhlcr = (*conf_read)(memmap->hpa, dev, 0, PCI_BHLC_REG);
bhlcr = pci_conf_read(pc, icutag, PCI_BHLC_REG);
val = pci_conf_read(pc, tag, PCI_BHLC_REG);
reg = pci_conf_read(pc, tag, PCI_BHLC_REG);
reg = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlcr = pci_conf_read(pc, icutag, PCI_BHLC_REG);
bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
case PCI_BHLC_REG:
bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlc = pci_conf_read(pc, tag, PCI_BHLC_REG);
pci_conf_write(pc, tag, PCI_BHLC_REG, bhlc);
reg = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlc = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlc = pci_conf_read(pc, tag, PCI_BHLC_REG);
pci_conf_write(pc, tag, PCI_BHLC_REG, bhlc);
bhlc = pci_conf_read(pc, tag, PCI_BHLC_REG);
pci_conf_write(pc, tag, PCI_BHLC_REG,
reg = pci_conf_read(pc, csc->cc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->cc_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, csc->sc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->sc_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, csc->sc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->sc_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, csc->sc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->sc_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, ca->ca_tag, PCI_BHLC_REG);
pci_conf_write(pc, ca->ca_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, csc->sc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->sc_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, csc->sc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->sc_tag, PCI_BHLC_REG, reg);
reg = pci_conf_read(pc, csc->sc_tag, PCI_BHLC_REG);
pci_conf_write(pc, csc->sc_tag, PCI_BHLC_REG, reg);
bhlc = pci_conf_read(ca->ca_pc, ca->ca_tag, PCI_BHLC_REG);
pci_conf_write(ca->ca_pc, ca->ca_tag, PCI_BHLC_REG, bhlc);
bhlc = pci_conf_read(pc, ca->ca_tag, PCI_BHLC_REG);
case PCI_BHLC_REG:
#define TI_PCI_BIST PCI_BHLC_REG
bhlcr = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
PCI_BHLC_REG, bhlcr);
PCI_BHLC_REG, bhlcr);
ahd->pci_cachesize = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
mem = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pci_conf_write(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG, mem);
bhlc = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
reg = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pci_conf_write(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG, reg);
PCI_BHLC_REG));
PCI_BHLC_REG))) {
sc->sc_bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
pci_conf_write(pc, tag, PCI_BHLC_REG, sc->sc_bhlcr);
pcireg_t bhlc = pci_conf_read(pc, sc->sc_tag, PCI_BHLC_REG);
reg = pci_conf_read(pc, tag, PCI_BHLC_REG);
pci_conf_write(pc, tag, PCI_BHLC_REG, reg);
PCI_LATTIMER(reg), pci_conf_read(pc, tag, PCI_BHLC_REG)));
bhlc = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlc = pci_conf_read(sc->sc_pc, pd->pd_tag, PCI_BHLC_REG);
PCI_BHLC_REG);
bhlc = pci_conf_read(sc->sc_pc, pd->pd_tag, PCI_BHLC_REG);
bhlc = pci_conf_read(sc->sc_pc, pd->pd_tag, PCI_BHLC_REG);
pci_conf_write(sc->sc_pc, pd->pd_tag, PCI_BHLC_REG,
bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
reg = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlc = pci_conf_read(pc, tag, PCI_BHLC_REG);
cls = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
cls = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pci_conf_write(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG, cls);
sc->sc_bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
pci_conf_write(pc, tag, PCI_BHLC_REG, sc->sc_bhlcr);
bhlcr = pci_conf_read(pc, tag, PCI_BHLC_REG);
bhlc = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pcictl = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pci_conf_write(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG, pcictl);
pcictl = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pci_conf_write(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG, pcictl);
pcictl = pci_conf_read(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG);
pci_conf_write(pa->pa_pc, pa->pa_tag, PCI_BHLC_REG, pcictl);
if (pci_read(bus, dev, func, PCI_BHLC_REG, ®) != 0)
"Latency Timer: %02x,\n\t\tCache Line Size: %02x\n", PCI_BHLC_REG,
if (pci_read(bus, dev, 0, PCI_BHLC_REG, &hdr) != 0)