PCIE_CORE_CTRL0
HCLR4(sc, PCIE_CORE_CTRL0, PCIE_CORE_CTRL0_LINK_TRAINING);
HSET4(sc, PCIE_CORE_CTRL0, PCIE_CORE_CTRL0_IS_RC);
reg = HREAD4(sc, PCIE_CORE_CTRL0);
HWRITE4(sc, PCIE_CORE_CTRL0, reg);
reg = HREAD4(sc, PCIE_CORE_CTRL0);
HWRITE4(sc, PCIE_CORE_CTRL0, reg);
HSET4(sc, PCIE_CORE_CTRL0, PCIE_CORE_CTRL0_LINK_TRAINING);