sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

568

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

665

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x00000001

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

574

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

606

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

608

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

668

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1192

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2792

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1799

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3459

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2518

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3720

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3755

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3586

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3276

#define UVD_SOFT_RESET__LBSI_SOFT_RESET__SHIFT 0x1