sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

579

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x80

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

682

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

585

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x80

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

617

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x80

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

619

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x80

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

700

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1224

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2830

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1835

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3495

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2554

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3756

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3791

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3622

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3312

#define UVD_SOFT_RESET__TAP_SOFT_RESET_MASK 0x00000080L