sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

565

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

678

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

571

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

603

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

605

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x1

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

693

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1217

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2823

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_5_sh_mask.h

1829

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_6_0_sh_mask.h

3489

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_3_0_0_sh_mask.h

2548

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_0_sh_mask.h

3750

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_3_sh_mask.h

3785

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_4_0_5_sh_mask.h

3616

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_5_0_0_sh_mask.h

3306

#define UVD_SOFT_RESET__RBC_SOFT_RESET_MASK 0x00000001L