sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_3_1_sh_mask.h

575

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x20

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_0_sh_mask.h

654

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x00000020L

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_4_2_sh_mask.h

581

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x20

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_5_0_sh_mask.h

613

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x20

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_6_0_sh_mask.h

615

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x20

sys/dev/pci/drm/amd/include/asic_reg/uvd/uvd_7_0_sh_mask.h

698

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x00000020L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_1_0_sh_mask.h

1222

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x00000020L

sys/dev/pci/drm/amd/include/asic_reg/vcn/vcn_2_0_0_sh_mask.h

2828

#define UVD_SOFT_RESET__CSM_SOFT_RESET_MASK 0x00000020L