MIPS_HAS_R4K_MMU
((MIPS_HAS_R4K_MMU) ? 0 : MIPS1_TLB_PID_SHIFT)
((MIPS_HAS_R4K_MMU) ? MIPS3_TLB_PID : MIPS1_TLB_PID)
((MIPS_HAS_R4K_MMU) ? MIPS3_TLB_NUM_ASIDS : MIPS1_TLB_NUM_PIDS)
return MIPS_HAS_R4K_MMU ? mips_cache_info.mci_cache_prefer_mask : 0;
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
if (MIPS_HAS_R4K_MMU)
#define MIPS_MMU(X) (MIPS_HAS_R4K_MMU ? MIPS3_##X : MIPS1_##X)
if (MIPS_HAS_R4K_MMU) {
return (kernel_p && MIPS_HAS_R4K_MMU) ? MIPS3_PG_G : 0;
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
} else if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
if (!MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
if (!MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
KASSERT(MIPS_HAS_R4K_MMU);
if (MIPS_HAS_R4K_MMU) {
if (!MIPS_HAS_R4K_MMU || !MIPS_CACHE_VIRTUAL_ALIAS)
if (!MIPS_HAS_R4K_MMU
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
KASSERT(MIPS_HAS_R4K_MMU);
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU) {
if (MIPS_HAS_R4K_MMU && (pt_entry_t)tlbmask.tlb_lo1 != 0) {
if (!MIPS_HAS_R4K_MMU || !MIPS_CACHE_VIRTUAL_ALIAS)
const uint32_t x = MIPS_HAS_R4K_MMU