IOMUX_M
IOMUX_M(padname, mux), \
IOMUX_M(PWM2, ALT2),
IOMUX_M(EPDC_D0, ALT0),
IOMUX_M(EPDC_D1, ALT0),
IOMUX_M(EPDC_D2, ALT0),
IOMUX_M(EPDC_D3, ALT0),
IOMUX_M(EPDC_D4, ALT0),
IOMUX_M(EPDC_D5, ALT0),
IOMUX_M(EPDC_D6, ALT0),
IOMUX_M(EPDC_D7, ALT0),
IOMUX_M(EPDC_GDCLK, ALT0),
IOMUX_M(EPDC_GDSP, ALT0),
IOMUX_M(EPDC_GDOE, ALT0),
IOMUX_M(EPDC_GDRL, ALT0),
IOMUX_M(EPDC_SDCLK, ALT0),
IOMUX_M(EPDC_SDOE, ALT0),
IOMUX_M(EPDC_SDLE, ALT0),
IOMUX_M(EPDC_BDR0, ALT0),
IOMUX_M(EPDC_BDR1, ALT0),
IOMUX_M(EPDC_SDCE0, ALT0),
IOMUX_M(EPDC_PWRSTAT, ALT1), /* GPIO3[28] */
IOMUX_M(EPDC_PWRCTRL0, ALT1), /* GPIO3[29] */
IOMUX_M(EPDC_VCOM0, ALT1), /* GPIO4[21] */
IOMUX_M(UART4_TXD, ALT1), /* GPIO6[16] */
IOMUX_M(UART4_RXD, ALT1), /* GPIO6[17] */
IOMUX_M(padname, mux), \
IOMUX_M(DI1_PIN2, ALT0),
IOMUX_M(DI1_PIN3, ALT0),
IOMUX_M(DISP1_DAT6, ALT0),
IOMUX_M(DISP1_DAT7, ALT0),
IOMUX_M(DISP1_DAT8, ALT0),
IOMUX_M(DISP1_DAT9, ALT0),
IOMUX_M(DISP1_DAT10, ALT0),
IOMUX_M(DISP1_DAT11, ALT0),
IOMUX_M(DISP1_DAT12, ALT0),
IOMUX_M(DISP1_DAT13, ALT0),
IOMUX_M(DISP1_DAT14, ALT0),
IOMUX_M(DISP1_DAT15, ALT0),
IOMUX_M(DISP1_DAT16, ALT0),
IOMUX_M(DISP1_DAT17, ALT0),
IOMUX_M(DISP1_DAT18, ALT0),
IOMUX_M(DISP1_DAT19, ALT0),
IOMUX_M(DISP1_DAT20, ALT0),
IOMUX_M(DISP1_DAT21, ALT0),
IOMUX_M(DISP1_DAT22, ALT0),
IOMUX_M(DISP1_DAT23, ALT0),
IOMUX_M(DI_GP4, ALT4),
IOMUX_M(EIM_A23, ALT1), /* GPIO2_17 */
IOMUX_M(EIM_D20, ALT1), /* GPIO2_4 BT host wakeup */
IOMUX_M(EIM_D22, ALT1), /* GPIO2_6 BT RESET */
IOMUX_M(EIM_D23, ALT1), /* GPIO2_7 BT wakeup */
IOMUX_M(NANDF_D15, ALT3), /* GPIO3_25 */
IOMUX_M(CSI1_D9, ALT3), /* GPIO3_13 */
IOMUX_M(CSI1_VSYNC, ALT3), /* GPIO3_14 */
IOMUX_M(CSI1_HSYNC, ALT3), /* GPIO3_15 */