HIFN_1_DMA_CSR
WRITE_REG_1(sc, HIFN_1_DMA_CSR,
WRITE_REG_1(sc, HIFN_1_DMA_CSR,
WRITE_REG_1(sc, HIFN_1_DMA_CSR,
WRITE_REG_1(sc, HIFN_1_DMA_CSR,
WRITE_REG_1(sc, HIFN_1_DMA_CSR,
READ_REG_1(sc, HIFN_1_DMA_CSR),
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_C_CTRL_ENA);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_S_CTRL_ENA);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_R_CTRL_ENA);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_D_CTRL_ENA);
READ_REG_1(sc, HIFN_1_DMA_CSR),
WRITE_REG_1(sc, HIFN_1_DMA_CSR, r);
dmacsr = READ_REG_1(sc, HIFN_1_DMA_CSR);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, dmacsr & sc->sc_dmaier);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_C_CTRL_ENA);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_S_CTRL_ENA);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_R_CTRL_ENA);
WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_D_CTRL_ENA);