HHI_PCIE_PLL_CNTL0
CLK_WRITE(sc, HHI_PCIE_PLL_CNTL0, cntl0 |
CLK_WRITE(sc, HHI_PCIE_PLL_CNTL0, cntl0 |
CLK_WRITE(sc, HHI_PCIE_PLL_CNTL0, cntl0 |
CLK_WRITE(sc, HHI_PCIE_PLL_CNTL0, cntl0 |
MESON_CLK_PLL_REG(HHI_PCIE_PLL_CNTL0, __BIT(28)), /* enable */ \
MESON_CLK_PLL_REG(HHI_PCIE_PLL_CNTL0, __BITS(7,0)), /* m */ \
MESON_CLK_PLL_REG(HHI_PCIE_PLL_CNTL0, __BITS(14,10)),/* n */ \
MESON_CLK_PLL_REG(HHI_PCIE_PLL_CNTL0, __BIT(31)), /* l */ \
MESON_CLK_PLL_REG(HHI_PCIE_PLL_CNTL0, __BIT(29)), /* reset */ \
HHI_PCIE_PLL_CNTL0, /* reg */ \