GPIO_ALT_FN_2_OUT
{ 113, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* RESET_n */
{ 32, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* MMCLK */
{ 43, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* BTTXD */
{ 45, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* BTRTS */
{ 39, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* FFTXD */
{ 40, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* DTR */
{ 41, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* RTS */
{ 48, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPOE */
{ 49, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPWE */
{ 50, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPIOR */
{ 51, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPIOW */
{ 52, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPCE1 */
{ 53, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPCE2 */
{ 54, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* pSKTSEL */
{ 55, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPREG */
{ 30, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* SDATA_OUT */
{ 31, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* SYNC */
{ 34, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* MMCCS0 */
{ 43, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* BTTXD */
{ 45, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* BTRTS */
{ 39, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* FFTXD */
{ 83, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* FFTXD */
{ 41, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* FFRTS */
{ 40, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* FFDTR */
{ 89, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* USBHPEN1 */
{ 120, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* USBHPEN2 */
{ 48, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPOE */
{ 49, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPWE */
{ 50, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPIOR */
{ 51, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPIOW */
{ 55, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPREG */
{ 54, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPCE2 */
{ 30, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* SDATA_OUT */
{ 31, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* SYNC */
pxa2x0_gpio_set_function(74, GPIO_ALT_FN_2_OUT);
pxa2x0_gpio_set_function(75, GPIO_ALT_FN_2_OUT);
pxa2x0_gpio_set_function(76, GPIO_ALT_FN_2_OUT);
pxa2x0_gpio_set_function(77, GPIO_ALT_FN_2_OUT);
pxa2x0_gpio_set_function(58 + nldd, GPIO_ALT_FN_2_OUT);
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRST */
pxa2x0_gpio_set_function(i, GPIO_ALT_FN_2_OUT);
{ 41, GPIO_ALT_FN_2_OUT }, /* RTS */
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRTS */
{ 39, GPIO_ALT_FN_2_OUT }, /* FFTXD */
{ 43, GPIO_ALT_FN_2_OUT }, /* BTTXD */
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRTS */
pxa2x0_gpio_set_function(48, GPIO_ALT_FN_2_OUT | npoe_fn); /* nPOE */
pxa2x0_gpio_set_function(49, GPIO_ALT_FN_2_OUT); /* nPWE */
pxa2x0_gpio_set_function(50, GPIO_ALT_FN_2_OUT); /* nPIOR */
pxa2x0_gpio_set_function(51, GPIO_ALT_FN_2_OUT); /* nPIOW */
pxa2x0_gpio_set_function(52, GPIO_ALT_FN_2_OUT); /* nPCE1 */
pxa2x0_gpio_set_function(53, GPIO_ALT_FN_2_OUT); /* nPCE2 */
pxa2x0_gpio_set_function(54, GPIO_ALT_FN_2_OUT); /* pSKTSEL */
pxa2x0_gpio_set_function(55, GPIO_ALT_FN_2_OUT); /* nPREG */
pxa2x0_gpio_set_function(49, GPIO_ALT_FN_2_OUT); /* nPWE */
pxa2x0_gpio_set_function(15, GPIO_ALT_FN_2_OUT); /* nCS 1 */
pxa2x0_gpio_set_function(78, GPIO_ALT_FN_2_OUT); /* nCS 2 */
pxa2x0_gpio_set_function(49, GPIO_ALT_FN_2_OUT); /* nPWE */
pxa2x0_gpio_set_function(15, GPIO_ALT_FN_2_OUT); /* nCS 1 */
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRST */
pxa2x0_gpio_set_function(i, GPIO_ALT_FN_2_OUT);
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRST */
{ 52, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPCE1 */
{ 53, GPIO_CLR | GPIO_ALT_FN_2_OUT }, /* nPCE2 */
{ 52, GPIO_ALT_FN_2_OUT }, /* SSPSCLK3 */
{ 39, GPIO_ALT_FN_2_OUT }, /* FFTXD */
{ 40, GPIO_ALT_FN_2_OUT }, /* FFDTR */
{ 41, GPIO_ALT_FN_2_OUT }, /* FFRTS */
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRST */
{ 39, GPIO_ALT_FN_2_OUT }, /* FFTXD */
{ 40, GPIO_ALT_FN_2_OUT }, /* FFDTR */
{ 41, GPIO_ALT_FN_2_OUT }, /* FFRTS */
{ 45, GPIO_ALT_FN_2_OUT }, /* BTRST */