GCSC_DIVIL_MSR_BASE
#define GCSC_DIVIL_GLD_MSR_CAP (GCSC_DIVIL_MSR_BASE + 0x00)
#define GCSC_DIVIL_GLD_MSR_CONFIG (GCSC_DIVIL_MSR_BASE + 0x01)
#define GCSC_DIVIL_GLD_MSR_SMI (GCSC_DIVIL_MSR_BASE + 0x02)
#define GCSC_DIVIL_GLD_MSR_ERROR (GCSC_DIVIL_MSR_BASE + 0x03)
#define GCSC_DIVIL_GLD_MSR_PM (GCSC_DIVIL_MSR_BASE + 0x04)
#define GCSC_DIVIL_GLD_MSR_DIAG (GCSC_DIVIL_MSR_BASE + 0x05)
#define GCSC_DIVIL_LBAR_IRQ (GCSC_DIVIL_MSR_BASE + 0x08)
#define GCSC_DIVIL_LBAR_KEL (GCSC_DIVIL_MSR_BASE + 0x09)
#define GCSC_DIVIL_LBAR_SMB (GCSC_DIVIL_MSR_BASE + 0x0b)
#define GCSC_DIVIL_LBAR_GPIO (GCSC_DIVIL_MSR_BASE + 0x0c)
#define GCSC_DIVIL_LBAR_MFGPT (GCSC_DIVIL_MSR_BASE + 0x0d)
#define GCSC_DIVIL_LBAR_ACPI (GCSC_DIVIL_MSR_BASE + 0x0e)
#define GCSC_DIVIL_LBAR_PMS (GCSC_DIVIL_MSR_BASE + 0x0f)
#define GCSC_DIVIL_LBAR_FLSH0 (GCSC_DIVIL_MSR_BASE + 0x10)
#define GCSC_DIVIL_LBAR_FLSH1 (GCSC_DIVIL_MSR_BASE + 0x11)
#define GCSC_DIVIL_LBAR_FLSH2 (GCSC_DIVIL_MSR_BASE + 0x12)
#define GCSC_DIVIL_LBAR_FLSH3 (GCSC_DIVIL_MSR_BASE + 0x13)
#define GCSC_DIVIL_LEG_IO (GCSC_DIVIL_MSR_BASE + 0x14)
#define GCSC_DIVIL_BALL_OPTS (GCSC_DIVIL_MSR_BASE + 0x15)
#define GCSC_DIVIL_SOFT_IRQ (GCSC_DIVIL_MSR_BASE + 0x16)
#define GCSC_DIVIL_SOFT_RESET (GCSC_DIVIL_MSR_BASE + 0x17)
#define GCSC_NORF_CTL (GCSC_DIVIL_MSR_BASE + 0x18)
#define GCSC_NORF_T01 (GCSC_DIVIL_MSR_BASE + 0x19)
#define GCSC_NORF_T23 (GCSC_DIVIL_MSR_BASE + 0x1a)
#define GCSC_NANDF_DATA (GCSC_DIVIL_MSR_BASE + 0x1b)
#define GCSC_NANDF_CTL (GCSC_DIVIL_MSR_BASE + 0x1c)
#define GCSC_NANDF_RSVD (GCSC_DIVIL_MSR_BASE + 0x1d)
#define GCSC_DIVIL_AC_DMA (GCSC_DIVIL_MSR_BASE + 0x1e)
#define GCSC_KELX_CTL (GCSC_DIVIL_MSR_BASE + 0x1f)
#define GCSC_PIC_YSEL_LOW (GCSC_DIVIL_MSR_BASE + 0x20)
#define GCSC_PIC_YSEL_HIGH (GCSC_DIVIL_MSR_BASE + 0x21)
#define GCSC_PIC_ZSEL_LOW (GCSC_DIVIL_MSR_BASE + 0x22)
#define GCSC_PIC_ZSEL_HIGH (GCSC_DIVIL_MSR_BASE + 0x23)
#define GCSC_PIC_IRQM_PRIM (GCSC_DIVIL_MSR_BASE + 0x24)
#define GCSC_PIC_IRQM_LPC (GCSC_DIVIL_MSR_BASE + 0x25)
#define GCSC_PIC_XIRR_STS_LOW (GCSC_DIVIL_MSR_BASE + 0x26)
#define GCSC_PIC_XIRR_STS_HIGH (GCSC_DIVIL_MSR_BASE + 0x27)
#define GCSC_MFGPT_IRQ (GCSC_DIVIL_MSR_BASE + 0x28)
#define GCSC_MFGPT_NR (GCSC_DIVIL_MSR_BASE + 0x29)
#define GCSC_MFGPT_RSVD (GCSC_DIVIL_MSR_BASE + 0x2a)
#define GCSC_MFGPT_SETUP (GCSC_DIVIL_MSR_BASE + 0x2b)
#define GCSC_FLPY_3F2_SHDW (GCSC_DIVIL_MSR_BASE + 0x30)
#define GCSC_FLPY_3F7_SHDW (GCSC_DIVIL_MSR_BASE + 0x31)
#define GCSC_FLPY_372_SHDW (GCSC_DIVIL_MSR_BASE + 0x32)
#define GCSC_FLPY_377_SHDW (GCSC_DIVIL_MSR_BASE + 0x33)
#define GCSC_PIC_SHDW (GCSC_DIVIL_MSR_BASE + 0x34)
#define GCSC_PIT_SHDW (GCSC_DIVIL_MSR_BASE + 0x36)
#define GCSC_PIT_CNTRL (GCSC_DIVIL_MSR_BASE + 0x37)
#define GCSC_UART1_MOD (GCSC_DIVIL_MSR_BASE + 0x38)
#define GCSC_UART1_DONG (GCSC_DIVIL_MSR_BASE + 0x39)
#define GCSC_UART1_CONF (GCSC_DIVIL_MSR_BASE + 0x3a)
#define GCSC_UART1_RSVD_MSR (GCSC_DIVIL_MSR_BASE + 0x3b)
#define GCSC_UART2_MOD (GCSC_DIVIL_MSR_BASE + 0x3c)
#define GCSC_UART2_DONG (GCSC_DIVIL_MSR_BASE + 0x3d)
#define GCSC_UART2_CONF (GCSC_DIVIL_MSR_BASE + 0x3e)
#define GCSC_UART2_RSVD_MSR (GCSC_DIVIL_MSR_BASE + 0x3f)
#define GCSC_DMA_MAP (GCSC_DIVIL_MSR_BASE + 0x40)
#define GCSC_DMA_SHDW_CH0 (GCSC_DIVIL_MSR_BASE + 0x41)
#define GCSC_DMA_SHDW_CH1 (GCSC_DIVIL_MSR_BASE + 0x42)
#define GCSC_DMA_SHDW_CH2 (GCSC_DIVIL_MSR_BASE + 0x43)
#define GCSC_DMA_SHDW_CH3 (GCSC_DIVIL_MSR_BASE + 0x44)
#define GCSC_DMA_SHDW_CH4 (GCSC_DIVIL_MSR_BASE + 0x45)
#define GCSC_DMA_SHDW_CH5 (GCSC_DIVIL_MSR_BASE + 0x46)
#define GCSC_DMA_SHDW_CH6 (GCSC_DIVIL_MSR_BASE + 0x47)
#define GCSC_DMA_SHDW_CH7 (GCSC_DIVIL_MSR_BASE + 0x48)
#define GCSC_DMA_MSK_SHDW (GCSC_DIVIL_MSR_BASE + 0x49)
#define GCSC_LPC_EADDR (GCSC_DIVIL_MSR_BASE + 0x4c)
#define GCSC_LPC_ESTAT (GCSC_DIVIL_MSR_BASE + 0x4d)
#define GCSC_LPC_SIRQ (GCSC_DIVIL_MSR_BASE + 0x4e)
#define GCSC_LPC_RSVD (GCSC_DIVIL_MSR_BASE + 0x4f)
#define GCSC_PMC_LTMR (GCSC_DIVIL_MSR_BASE + 0x50)
#define GCSC_PMC_RSVD (GCSC_DIVIL_MSR_BASE + 0x51)
#define GCSC_RTC_RAM_LOCK (GCSC_DIVIL_MSR_BASE + 0x54)
#define GCSC_RTC_DOMA_OFFSET (GCSC_DIVIL_MSR_BASE + 0x55)
#define GCSC_RTC_MONA_OFFSET (GCSC_DIVIL_MSR_BASE + 0x56)
#define GCSC_RTC_CEN_OFFSET (GCSC_DIVIL_MSR_BASE + 0x57)