Symbol: tegra_encoder
sys/arch/arm/nvidia/tegra_drm.h
161
#define to_tegra_encoder(x) container_of(x, struct tegra_encoder, base)
sys/arch/arm/nvidia/tegra_drm_mode.c
1010
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_STATE2_REG, state2);
sys/arch/arm/nvidia/tegra_drm_mode.c
1012
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_STATE1_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1017
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_STATE0_REG, 0);
sys/arch/arm/nvidia/tegra_drm_mode.c
1019
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_STATE0_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1022
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_SOR_STATE1_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1025
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_STATE0_REG, 0);
sys/arch/arm/nvidia/tegra_drm_mode.c
1038
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_HDMI_CTRL_REG, ctrl);
sys/arch/arm/nvidia/tegra_drm_mode.c
1049
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_AUDIO_CNTRL0_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1053
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_AUDIO_N_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1058
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_HDMI_SPARE_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1067
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1070
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1074
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_AUDIO_N_REG, 0,
sys/arch/arm/nvidia/tegra_drm_mode.c
1077
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1083
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1086
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1090
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1098
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1101
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1105
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1108
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1112
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1116
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_HDMI_GENERIC_CTRL_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
1118
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1121
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1124
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_HDMI_ACR_CTRL_REG, 0);
sys/arch/arm/nvidia/tegra_drm_mode.c
1126
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1128
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1130
HDMI_WRITE(tegra_encoder,
sys/arch/arm/nvidia/tegra_drm_mode.c
1132
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_HDMI_ACR_CTRL_REG, 0);
sys/arch/arm/nvidia/tegra_drm_mode.c
779
struct tegra_encoder *encoder;
sys/arch/arm/nvidia/tegra_drm_mode.c
829
struct tegra_encoder *tegra_encoder = to_tegra_encoder(encoder);
sys/arch/arm/nvidia/tegra_drm_mode.c
831
kmem_free(tegra_encoder, sizeof(*tegra_encoder));
sys/arch/arm/nvidia/tegra_drm_mode.c
837
struct tegra_encoder *tegra_encoder = to_tegra_encoder(encoder);
sys/arch/arm/nvidia/tegra_drm_mode.c
846
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_SOR_BLANK_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
850
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_SOR_BLANK_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
903
struct tegra_encoder *tegra_encoder = to_tegra_encoder(encoder);
sys/arch/arm/nvidia/tegra_drm_mode.c
933
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_PLL0_REG, tmds->sor_pll0);
sys/arch/arm/nvidia/tegra_drm_mode.c
934
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_PLL1_REG, tmds->sor_pll1);
sys/arch/arm/nvidia/tegra_drm_mode.c
935
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_LANE_DRIVE_CURRENT_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
937
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_PE_CURRENT_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
939
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_IO_PEAK_CURRENT_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
941
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_PAD_CTLS0_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
945
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_REFCLK_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
949
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_SOR_CSTM_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
963
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_SEQ_INST0_REG, inst);
sys/arch/arm/nvidia/tegra_drm_mode.c
964
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_SEQ_INST8_REG, inst);
sys/arch/arm/nvidia/tegra_drm_mode.c
970
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_INPUT_CONTROL_REG, input_ctrl);
sys/arch/arm/nvidia/tegra_drm_mode.c
973
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_SOR_PLL0_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
979
HDMI_SET_CLEAR(tegra_encoder, HDMI_NV_PDISP_SOR_PLL0_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
983
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_PWR_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
987
HDMI_WRITE(tegra_encoder, HDMI_NV_PDISP_SOR_PWR_REG,
sys/arch/arm/nvidia/tegra_drm_mode.c
991
const uint32_t pwr = HDMI_READ(tegra_encoder,