r14
{ "r14", dbreg(r14), db_x86_regop, NULL },
greg(r14, R14, 10) /* tf_r14 */ \
movq %r14,TF_R14(%rsp) ; \
movq TF_R14(%rsp),%r14 ; \
testl $MDL_FPU_IN_CPU,L_MD_FLAGS(%r14) ; \
orl $MDL_FPU_IN_CPU,L_MD_FLAGS(%r14) ; \
movq IS_PIC(%r14),%rdi ;\
movl IS_PIN(%r14),%esi ;\
movq IS_PIC(%r14),%rdi ;\
movq IS_PIC(%r14),%rdi ;\
movl IS_PIN(%r14),%esi ;\
movq IS_PIC(%r14),%rdi ;\
stmia r0, {r13-r14}^ /* Push the user mode registers */
stmia sp, {r0-r14}^ /* Push the user mode registers */
ldmia sp, {r0-r14}^; /* Restore registers (usr mode) */ \
ldmia sp, {r0-r14}^; /* Restore registers (usr mode) */ \
mov.l r10, @-r14 /* tf_r10 */ ;\
mov.l r11, @-r14 /* tf_r11 */ ;\
mov.l r12, @-r14 /* tf_r12 */ ;\
mov.l r13, @-r14 /* tf_r13 */ ;\
sts.l pr, @-r14 /* tf_pr */ ;\
sts.l mach, @-r14 /* tf_mach*/ ;\
sts.l macl, @-r14 /* tf_macl*/ ;\
stc.l gbr, @-r14 /* tf_gbr */ ;\
mov.l r2, @-r14 /* tf_ssr */ ;\
stc.l spc, @-r14 /* tf_spc */ ;\
add #-8, r14 /* skip tf_ubc, tf_expevt */ ;\
mov r14, r6 /* store frame pointer */ ;\
mov r0, r14 ;\
add #8, r14 /* skip tf_expevt, tf_ubc */ ;\
ldc.l @r14+, spc /* tf_spc */ ;\
ldc.l @r14+, ssr /* tf_ssr */ ;\
ldc.l @r14+, gbr /* tf_gbr */ ;\
lds.l @r14+, macl /* tf_macl*/ ;\
lds.l @r14+, mach /* tf_mach*/ ;\
lds.l @r14+, pr /* tf_pr */ ;\
mov.l @r14+, r13 /* tf_r13 */ ;\
mov.l @r14+, r12 /* tf_r12 */ ;\
mov.l @r14+, r11 /* tf_r11 */ ;\
mov.l @r14+, r10 /* tf_r10 */ ;\
mov.l @r14+, r9 /* tf_r9 */ ;\
mov.l @r14+, r8 /* tf_r8 */ ;\
mov.l @r14+, r7 /* tf_r7 */ ;\
mov.l @r14+, r6 /* tf_r6 */ ;\
mov.l @r14+, r5 /* tf_r5 */ ;\
mov.l @r14+, r4 /* tf_r4 */ ;\
mov.l @r14+, r3 /* tf_r3 */ ;\
mov.l @r14+, r2 /* tf_r2 */ ;\
mov.l @r14+, r1 /* tf_r1 */ ;\
mov.l @r14+, r0 /* tf_r0 */ ;\
mov.l @r14+ r15 /* tf_r15 */ ;\
mov.l @r14+, r14 /* tf_r14 */ ;\
mov r14, r1 ;\
mov r6, r14 /* trapframe pointer */ ;\
mov.l r1, @-r14 /* save tf_r14 */ ;\
mov.l r0, @-r14 /* tf_r15 */ ;\
stc.l r0_bank,@-r14 /* tf_r0 */ ;\
stc.l r1_bank,@-r14 /* tf_r1 */ ;\
stc.l r2_bank,@-r14 /* tf_r2 */ ;\
stc.l r3_bank,@-r14 /* tf_r3 */ ;\
stc.l r4_bank,@-r14 /* tf_r4 */ ;\
stc.l r5_bank,@-r14 /* tf_r5 */ ;\
stc.l r6_bank,@-r14 /* tf_r6 */ ;\
stc.l r7_bank,@-r14 /* tf_r7 */ ;\
mov.l r8, @-r14 /* tf_r8 */ ;\
mov.l r9, @-r14 /* tf_r9 */ ;\
SF(r14);
TF(r14);
unsigned short r08, r09, r10, r11, r12, r13, r14, r15;
sigframe.uc.luc_mcontext.r14 = tf->tf_r14;
mctx->__gregs[_REG_R14] = lsigctx->r14;
u_int64_t r14;
register long r14 __asm("r14") = nonnull(14);
"+r"(r14),
register long r14 __asm("r14") = nonnull(14);
"+r"(r14),
register long r14 __asm("r14") = nonnull(14);
"+r"(r14),
register long r14 __asm("r14") = nonnull(14);
"+r"(r14),