CAR_PLLE_BASE_ENABLE
CAR_PLLE_BASE_ENABLE, 0);
tegra_reg_set_clear(bst, bsh, CAR_PLLE_BASE_REG, CAR_PLLE_BASE_ENABLE, 0);