XO
{ "usr_sp", XO(tf_usr_sp), ddb_reg_var, NULL },
{ "usr_lr", XO(tf_usr_lr), ddb_reg_var, NULL },
{ "svc_sp", XO(tf_svc_sp), ddb_reg_var, NULL },
{ "svc_lr", XO(tf_svc_lr), ddb_reg_var, NULL },
{ "pc", XO(tf_pc), ddb_reg_var, NULL },
{ "spsr", XO(tf_spsr), ddb_reg_var, NULL },
{ "r0", XO(tf_r0), ddb_reg_var, NULL },
{ "r1", XO(tf_r1), ddb_reg_var, NULL },
{ "r2", XO(tf_r2), ddb_reg_var, NULL },
{ "r3", XO(tf_r3), ddb_reg_var, NULL },
{ "r4", XO(tf_r4), ddb_reg_var, NULL },
{ "r5", XO(tf_r5), ddb_reg_var, NULL },
{ "r6", XO(tf_r6), ddb_reg_var, NULL },
{ "r7", XO(tf_r7), ddb_reg_var, NULL },
{ "r8", XO(tf_r8), ddb_reg_var, NULL },
{ "r9", XO(tf_r9), ddb_reg_var, NULL },
{ "r10", XO(tf_r10), ddb_reg_var, NULL },
{ "r11", XO(tf_r11), ddb_reg_var, NULL },
{ "r12", XO(tf_r12), ddb_reg_var, NULL },