TS_GR
TS_GR tsp_resA;
TS_GR tsp_error; /* Pchip Error */
TS_GR tsp_perrmask; /* Pchip Error Mask */
TS_GR tsp_perrset; /* Pchip Error Set */
TS_GR tsp_tlbiv; /* Translation Buffer Invalidate Virtual */
TS_GR tsp_tlbia; /* Translation Buffer Invalidate All */
TS_GR tsp_pmonctl; /* PChip Monitor Control */
TS_GR tsp_pmoncnt; /* PChip Monitor Counters */
TS_GR tsp_resB;
TS_GR tsp_resC;
TS_GR tsp_resD_K[8];
TS_GR tsp_resA[2];
TS_GR tsp_serror;
TS_GR tsp_serrmask;
TS_GR tsp_serrset;
TS_GR tsp_resB;
TS_GR tsp_gperrmask;
TS_GR tsp_gperren;
TS_GR tsp_gperrset;
TS_GR tsp_resC;
TS_GR tsp_tlbiv;
TS_GR tsp_tlbia;
TS_GR tsp_resD[2];
TS_GR tsp_sctl;
TS_GR tsp_resE[3];
TS_GR tsp_resA[2];
TS_GR tsp_agperror;
TS_GR tsp_agperrmask;
TS_GR tsp_agperrset;
TS_GR tsp_agplastwr;
TS_GR tsp_aperror;
TS_GR tsp_aperrmask;
TS_GR tsp_aperrset;
TS_GR tsp_resB;
TS_GR tsp_tlbiv;
TS_GR tsp_tlbia;
TS_GR tsp_resC[6];
TS_GR tsp_wsba[4]; /* Window Space Base Address */
TS_GR tsp_wsm[4]; /* Window Space Mask */
TS_GR tsp_tba[4]; /* Translated Base Address */
TS_GR tsp_pctl; /* Pchip Control */
TS_GR tsp_plat; /* Pchip Latency */
TS_GR tsp_sprts; /* ??? */
TS_GR tsp_res[31];