SII_STATE_MSK
(SII_STATE_MSK | SII_PHASE_MSK);
(comm & SII_STATE_MSK);
SII_STATE_MSK)) == SII_SCH) {
(i & SII_STATE_MSK) !=
(cstat & SII_STATE_MSK))
(comm & SII_STATE_MSK);
(comm & SII_STATE_MSK);
(comm & SII_STATE_MSK);
(comm & SII_STATE_MSK);
(regs->cstat & SII_STATE_MSK) |
(comm & SII_STATE_MSK);
(comm & SII_STATE_MSK);
SII_STATE_MSK)) != SII_SCH) {
if (!(i & SII_SCH) && (i & SII_STATE_MSK) !=
(cstat & SII_STATE_MSK))
(comm & SII_STATE_MSK);
(comm & SII_STATE_MSK);
regs->comm = SII_INXFER | (comm & SII_STATE_MSK) |
regs->comm = SII_INXFER | SII_ATN | (cstat & SII_STATE_MSK) |
switch (cstat & SII_STATE_MSK) {
state = regs->cstat & SII_STATE_MSK;
(regs->cstat & SII_STATE_MSK);
(regs->cstat & SII_STATE_MSK) | SII_MSG_OUT_PHASE;
regs->comm = SII_DMA | SII_INXFER | (regs->cstat & SII_STATE_MSK) |
if ((status & (SII_RST | SII_SCH | SII_STATE_MSK)) ==
(comm & SII_STATE_MSK) | SII_CMD_PHASE;
(comm & SII_STATE_MSK) |
(SII_STATE_MSK | SII_PHASE_MSK);