sys/arch/mips/rmi/rmixl_pcie.c

1225

r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + offset);

sys/arch/mips/rmi/rmixl_pcie.c

1227

RMIXL_IOREG_WRITE(RMIXL_IO_DEV_PCIE_LE + offset, r);

sys/arch/mips/rmi/rmixl_pcie.c

1235

if (RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + other) == 0) {

sys/arch/mips/rmi/rmixl_pcie.c

1304

r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + offset);

sys/arch/mips/rmi/rmixl_pcie.c

1306

RMIXL_IOREG_WRITE(RMIXL_IO_DEV_PCIE_LE + offset, r);

sys/arch/mips/rmi/rmixl_pcie.c

1419

uint32_t status0 = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + int_sts_offset[link].r0);

sys/arch/mips/rmi/rmixl_pcie.c

1420

uint32_t status1 = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + int_sts_offset[link].r1);

sys/arch/mips/rmi/rmixl_pcie.c

558

RMIXL_IOREG_WRITE(RMIXL_IO_DEV_PCIE_LE + int_enb_offset[link].r0,

sys/arch/mips/rmi/rmixl_pcie.c

560

RMIXL_IOREG_WRITE(RMIXL_IO_DEV_PCIE_LE + int_enb_offset[link].r1,

sys/arch/mips/rmi/rmixl_pcie.c

562

RMIXL_IOREG_WRITE(RMIXL_IO_DEV_PCIE_LE + msi_enb_offset[link], 0);