RMIXL_IOREG_READ
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET);
r = RMIXL_IOREG_READ(RMIXL_SBC_DRAM_BAR(i));
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET_CFG);
RMIXL_IOREG_READ(RMIXL_IO_DEV_PIC + (off))
r = RMIXL_IOREG_READ(RMIXL_SBC_FLASH_BAR);
r = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_DEVICE_MASK);
r = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR0_EN);
r = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR0_UPG);
r = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR1_CLEAR);
r = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_BITERR_INT_EN);
aerr0_devstat = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR0_DEVSTAT);
aerr0_log1 = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR0_LOG1);
aerr0_log2 = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR0_LOG2);
aerr0_log3 = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR0_LOG3);
aerr1_devstat = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR1_DEVSTAT);
aerr1_log1 = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR1_LOG1);
aerr1_log2 = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR1_LOG2);
aerr1_log3 = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_AERR1_LOG3);
sbe_counts = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_SBE_COUNTS);
dbe_counts = RMIXL_IOREG_READ(RMIXL_ADDR_ERR_DBE_COUNTS);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET_CFG);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + offset);
if (RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + other) == 0) {
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + offset);
uint32_t status0 = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + int_sts_offset[link].r0);
uint32_t status1 = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + int_sts_offset[link].r1);
r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_CFG_BAR);
r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_ECFG_BAR);
r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_MEM_BAR);
r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_IO_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + \
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET_CFG);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_CFG_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_ECFG_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_MEM_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_IO_BAR);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET_CFG);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_BE +
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_BE +
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLR_SBC_PCIX_MEM_BAR);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLR_SBC_PCIX_IO_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + \
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLR_SBC_PCIX_CFG_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLR_SBC_PCIX_MEM_BAR);
bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLR_SBC_PCIX_IO_BAR);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_LOW_PWR_DIS);
r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_BIST_EACH_STS);