REG5
{ "sdxc_d0_0_a", REG5, 29, { GPIOX_4 }, 1 },
{ "sdxc_d47_a", REG5, 12, { GPIOX_4, GPIOX_5, GPIOX_6, GPIOX_7 }, 4 },
{ "sdxc_d13_0_a", REG5, 28, { GPIOX_5, GPIOX_6, GPIOX_7 }, 3 },
{ "sdxc_d0_1_a", REG5, 14, { GPIOX_0 }, 1 },
{ "sdxc_d13_1_a", REG5, 13, { GPIOX_1, GPIOX_2, GPIOX_3 }, 3 },
{ "sdxc_clk_a", REG5, 11, { GPIOX_8 }, 1 },
{ "sdxc_cmd_a", REG5, 10, { GPIOX_9 }, 1 },
{ "iso7816_0_clk", REG5, 9, { GPIOX_6 }, 1 },
{ "iso7816_0_data", REG5, 8, { GPIOX_7 }, 1 },
{ "iso7816_2_clk", REG5, 7, { GPIOY_13 }, 1 },
{ "iso7816_2_data", REG5, 6, { GPIOY_14 }, 1 },
{ "i2c_sda_b1", REG5, 27, { GPIOH_3 }, 1 },
{ "i2c_sck_b1", REG5, 26, { GPIOH_4 }, 1 },
{ "i2c_sda_c1", REG5, 25, { GPIOH_5 }, 1 },
{ "i2c_sck_c1", REG5, 24, { GPIOH_6 }, 1 },
{ "nor_d", REG5, 1, { BOOT_11 }, 1 },
{ "nor_q", REG5, 3, { BOOT_12 }, 1 },
{ "nor_c", REG5, 2, { BOOT_13 }, 1 },
{ "nor_cs", REG5, 0, { BOOT_18 }, 1 },
{ "spi_ss0", REG5, 26, { GPIOZ_7 }, 1 },
{ "spi_sclk", REG5, 27, { GPIOZ_6 }, 1 },
{ "spi_miso", REG5, 28, { GPIOZ_12 }, 1 },
{ "spi_mosi", REG5, 29, { GPIOZ_13 }, 1 },
{ "nor_d", REG5, 1, { BOOT_11 }, 1 },
{ "nor_q", REG5, 3, { BOOT_12 }, 1 },
{ "nor_c", REG5, 2, { BOOT_13 }, 1 },
{ "nor_cs", REG5, 0, { BOOT_15 }, 1 },
{ "sdio_d0", REG5, 31, { GPIOX_0 }, 1 },
{ "sdio_d1", REG5, 30, { GPIOX_1 }, 1 },
{ "sdio_d2", REG5, 29, { GPIOX_2 }, 1 },
{ "sdio_d3", REG5, 28, { GPIOX_3 }, 1 },
{ "sdio_clk", REG5, 27, { GPIOX_4 }, 1 },
{ "sdio_cmd", REG5, 26, { GPIOX_5 }, 1 },
{ "sdio_irq", REG5, 24, { GPIOX_7 }, 1 },
{ "uart_tx_a", REG5, 19, { GPIOX_12 }, 1 },
{ "uart_rx_a", REG5, 18, { GPIOX_13 }, 1 },
{ "uart_cts_a", REG5, 17, { GPIOX_14 }, 1 },
{ "uart_dts_a", REG5, 16, { GPIOX_15 }, 1 },
{ "uart_tx_c", REG5, 13, { GPIOX_8 }, 1 },
{ "uart_rx_c", REG5, 12, { GPIOX_9 }, 1 },
{ "uart_cts_c", REG5, 11, { GPIOX_10 }, 1 },
{ "uart_dts_c", REG5, 10, { GPIOX_11 }, 1 },
{ "pwm_a", REG5, 25, { GPIOX_6 }, 1 },
{ "pwm_e", REG5, 15, { GPIOX_16 }, 1 },
{ "pwm_f_x", REG5, 14, { GPIOX_7 }, 1 },
{ "spi_mosi", REG5, 3, { GPIOX_8 }, 1 },
{ "spi_miso", REG5, 2, { GPIOX_9 }, 1 },
{ "spi_ss0", REG5, 1, { GPIOX_10 }, 1 },
{ "spi_sclk", REG5, 0, { GPIOX_11 }, 1 },