PCI_BAR1
PCIE_WRITE(sc, PCI_BAR1, 0x00000000);
bar = PCI_BAR1;
#define ADV_CARDBUS_MMBA PCI_BAR1
cardbus_conf_write(cc, cf, tag, PCI_BAR1, 0);
if (Cardbus_mapreg_map(csc->ct, PCI_BAR1,
PCI_BAR1, csc->base1_reg);
reg = PCI_BAR1;
error = Cardbus_mapreg_map(ct, PCI_BAR1,
Cardbus_mapreg_unmap(ct, PCI_BAR1, sc->sc_mem2_bt,
Cardbus_conf_write(ct, csc->sc_tag, PCI_BAR1, csc->sc_bar2_val);
#define NJATA32_CARDBUS_BASEADDR_MEM PCI_BAR1
#define NJSC32_CARDBUS_BASEADDR_MEM PCI_BAR1
base1 = pci_conf_read(pc, tag, PCI_BAR1);
pci_conf_write(pc, tag, PCI_BAR1, base1);
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ }, /* Port E */
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x000, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x200, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x400, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x600, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x800, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0xa00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0xc00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0xe00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x10, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x18, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x20, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x28, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x30, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x38, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x40, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x48, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x50, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x58, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x10, COM_FREQ * 8},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x18, COM_FREQ * 8},
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00,
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00,
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00,
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_LPT, PCI_BAR1, 0x00, 0x00 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00,
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00,
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00,
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x08, COM_FREQ},
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },
{ PUC_PORT_TYPE_COM, PCI_BAR1, 0x00, COM_FREQ * 8 },