arc_reg_set
arc_reg_set(priv, reg, value | mask);
arc_reg_set(priv, reg, value & ~mask);
arc_reg_set(priv, R_STATUS, status);
arc_reg_set(priv, R_LAFL, 0);
arc_reg_set(priv, R_LAFH, 0);
arc_reg_set(priv, R_RX_RING, (unsigned int)priv->rxbd_dma);
arc_reg_set(priv, R_TX_RING, (unsigned int)priv->txbd_dma);
arc_reg_set(priv, R_ENABLE, RXINT_MASK | TXINT_MASK | ERR_MASK);
arc_reg_set(priv, R_CTRL,
arc_reg_set(priv, R_LAFL, ~0);
arc_reg_set(priv, R_LAFH, ~0);
arc_reg_set(priv, R_LAFL, filter[0]);
arc_reg_set(priv, R_LAFH, filter[1]);
arc_reg_set(priv, R_LAFL, 0);
arc_reg_set(priv, R_LAFH, 0);
arc_reg_set(priv, R_CTRL, reg);
arc_reg_set(priv, R_STATUS, TXPL_MASK);
arc_reg_set(priv, R_ADDRL, addr_low);
arc_reg_set(priv, R_ADDRH, addr_hi);
arc_reg_set(priv, R_ENABLE, RXINT_MASK | TXINT_MASK | ERR_MASK);
arc_reg_set(priv, R_POLLRATE, clock_frequency / 1000000);
arc_reg_set(priv, R_ENABLE, 0);
arc_reg_set(priv, R_STATUS, RXINT_MASK | TXINT_MASK | ERR_MASK |
arc_reg_set(priv, R_STATUS, status);
arc_reg_set(priv, R_MDIO,
arc_reg_set(priv, R_MDIO,