BYTE_REG_BITS_ON
BYTE_REG_BITS_ON(TCR_PQEN, ioaddr + TxConfig);
BYTE_REG_BITS_ON(1 << 7, ioaddr + TQWake);
BYTE_REG_BITS_ON(1 << 7, ioaddr + TQWake);
BYTE_REG_BITS_ON(BCR1_VIDFR, ioaddr + PCIBusConfig1);
BYTE_REG_BITS_ON(rx_mode, ioaddr + RxConfig);
BYTE_REG_BITS_ON(rx_mode, ®s->RCR);
BYTE_REG_BITS_ON(TXESR_TDSTR, ®s->TXESR);
BYTE_REG_BITS_ON(TCR_TB2BDIS, ®s->TCR);
BYTE_REG_BITS_ON(TESTCFG_HBDIS, ®s->TESTCFG);
BYTE_REG_BITS_ON(CAMCR_CAMWR, ®s->CAMCR);
BYTE_REG_BITS_ON(CAMCR_CAMWR, ®s->CAMCR);
BYTE_REG_BITS_ON(PWCFG_WOLTYPE, ®s->PWCFGSet);
BYTE_REG_BITS_ON(PWCFG_LEGACY_WOLEN, ®s->PWCFGSet);
BYTE_REG_BITS_ON(CHIPGCR_FCMODE, ®s->CHIPGCR);
BYTE_REG_BITS_ON(STICKHW_SWPTAG, ®s->STICKHW);
BYTE_REG_BITS_ON((STICKHW_DS1 | STICKHW_DS0), ®s->STICKHW);
BYTE_REG_BITS_ON(MIICR_RCMD, ®s->MIICR);
BYTE_REG_BITS_ON(MIICR_WCMD, ®s->MIICR);
BYTE_REG_BITS_ON(CHIPGCR_FCMODE, ®s->CHIPGCR);
BYTE_REG_BITS_ON(TCR_TB2BDIS, ®s->TCR);
BYTE_REG_BITS_ON(TESTCFG_HBDIS, ®s->TESTCFG);
BYTE_REG_BITS_ON(MIBCR_MIBFRZ,&((regs)->MIBCR));\
BYTE_REG_BITS_ON(MIBCR_MIBCLR,&((regs)->MIBCR));\
BYTE_REG_BITS_ON(EECSR_RELOAD,&(regs->EECSR));
BYTE_REG_BITS_ON(MIBCR_MIBFLSH, &(vptr->mac_regs->MIBCR));
BYTE_REG_BITS_ON(MIBCR_MPTRINI, &(vptr->mac_regs->MIBCR));